ICS1524
I
2
寄存器C地图汇总
注册
指数
0h
名字
输入控制
ACCESS
读/写
位名称
PDEN
PD_POL
REF_POL
FBK_POL
FBK_SEL
Func_Sel
EnPLS
ENDLS
1h
环控制
R / W *
PFD0-2
版权所有
PSD0-1
版权所有
2h
3h
器反馈股利0
FDBK 1区
R / W *
R / W *
FBD0-7
FBD8-11
版权所有
4h
DPA偏移
读/写
DPA_OS0-5
版权所有
Fil_Sel
5h
DPA控制
R / W ** DPA_Res0-1
Metal_Rev
6h
输出使
读/写
OE_Pck
OE_Tck
OE_P2
OE_T2
OE_F
Ck2_Inv
Out_Scl
7h
Osc_Div
读/写
Osc_Div 0-6
在-SEL
8h
RESET
写
DPA
PLL
10h
11h
12h
芯片版本
芯片版本
Rd_Reg
读
读
读
芯片版本
芯片版本
DPA_Lock
PLL_LOCK
版权所有
位＃
0
1
2
3
4
5
6
7
0-2
3
4-5
6-7
0-7
0-3
4-7
0-5
6
7
0-1
2-7
0
1
2
3
4
5
6-7
0-6
7
0-3
4-7
0-7
0-7
0
1
2-7
RESET
价值
1
相位检测的使
0
0
0
0
0
1
0
0
0
0
0
FF
F
0
0
0
1
3
0
1
1
1
1
1
0
0
0
1
x
x
18
01
不适用
不适用
0
外部参考极性
外部反馈极性
外部反馈选择
功能输出选择
描述
（ 0 =禁用1 =启用）
（ 0 =正边沿， 1 =负边沿）
（ 0 =正边沿， 1 =负边沿）
（ 0 =内部反馈， 1 =外部）
（ 0 =恢复HSYNC ， 1 =输入HSYNC ）
（ 0 =禁用1 =启用）
（ 0 =禁用1 =启用）
相位检测器输入选择
启用PLL锁定/参考状态输出
启用DPA锁定/参考状态输出
鉴相器增益
版权所有
后分频器分频
版权所有
PLL反馈分频器最低有效位（ 0-7位） *
PLL反馈分频器最高位（ 8-11位） *
版权所有
动态相位定位偏移
版权所有
环路滤波器选择
DPA解决方案
(0 = /2, 1 = /4, 2 = /8, 3 = /16)
（ 0 =外部， 1 =内部）
（0 = 16的延迟元件，1 = 32 ， 2 =保留，3 = 64）
金属掩膜修订号
输出使能为PECL DPACLK
输出使能STTL_3 DPACLK
输出使能为PECL CLK
输出使能STTL_3 CLK
输出使能STTL_3 FUNC
（ 0 =高阻， 1 =启用）
（ 0 =高阻， 1 =启用）
（ 0 =高阻， 1 =启用）
（ 0 =高阻， 1 =启用）
（ 0 =高阻， 1 =启用）
选择未延迟的CLK （1）或DPA延迟CLK / 2（0）上CLKX引脚
SSTL DPACLK （引脚17 ）洁牙机（ 0 = 1 ÷ 1 = 2 ÷ 2 = ÷ 4 = 3 ÷8 ）
振荡器分频系数
版权所有
写XA六角复位DPA和负荷工作寄存器5
5X写入十六进制复位PLL和负载工作寄存器1-3
芯片版本17 （十六进制）
芯片版本C2十六进制
DPA锁定状态
PLL锁定状态
版权所有
（ 0 =解锁， 1 =锁定）
（ 0 =解锁， 1 =锁定）
*标识双缓冲寄存器。工作寄存器中的软件复位PLL加载。
**标识双缓冲寄存器。工作寄存器中的软件复位DPA加载。
5
ICS1524 C版本2003年1月31日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
