ICS1522
上电初始化
该
ICS1522
有一个内部上电复位电路，其
设置CLK +和CLK-输出频率的一半
晶体或参考频率假设它们
10 MHz和25 MHz之间的（参见默认设置，
寄存器定义） 。因为上电复位电路是
于VDD电源，并且由于该供水过滤，
必须小心，以使复位之前解除断言
编程。一个安全的指导原则是让20微秒
VDD电源后达到四伏。
电源和解耦
该
ICS1522
有三个
VSS
销，以减少的效果
封装电感。两个引脚都连接到相同的
潜在的管芯（接地母线） 。这些引脚应
连接到视频板上的接地面尽量靠近
包是可能的。
该
ICS1522
有
VDDO
销是5供应
伏电源所有输出驱动器。该引脚应连接
以使用标准的高频电源面（或总线）
脱钩的做法。也就是，电容器应该具有低
串联电感和被安装在靠近
ICS1522.
该
VDD
引脚是电源引脚的PLL合成器
电路和其他较低的电流数字功能。我们
建议RC去耦或齐纳规例
提供用于此销（如图中推荐
应用电路） 。这将允许PLL “跟踪”
通过无明显影响电源的波动。
电路板测试支持
通常期望以静态控制的水平
输出引脚电路板测试。该
ICS1522
支持
这种通过寄存器编程模式， AUXEN 。当
这个模式被设置时， AUXCLK将直接控制逻辑
在CLK +的水平和CLK-引脚，而OMUX1 ， OMUX2 ，
OMUX3和OMUX4将控制OUT1，OUT2 ， OUT3
和OUT4 ，分别。
PIN DISCRIPTIONS
引脚数
引脚名称
TYPE
描述
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
Ipump
SDATA
SCLK
器SELn
AVDD
XTAL1/EXTREF
XTAL2
科幻NE
VSS
VSS
OUT4
OUT3
VDDO
OUT2
OUT1
VSS
IPRG
CLK-
CLK +
VDD
PDEN
EXTFBK
EXTVCO
VVCO
OUT
IN / OUT
IN
IN
PWR
IN
OUT
IN
PWR
PWR
OUT
OUT
PWR
OUT
OUT
PWR
IN
OUT
OUT
PWR
IN
IN
IN
IN
电荷泵输出（外部环路滤波器的应用程序）
串行数据输入/输出
串行时钟输入
串行端口使能（低电平有效）
模拟+5伏电源
外部基准输入/晶振输入
晶振输出
精细相位调整输入
地
地
输出4
输出3
输出驱动器+5伏电源
输出2
输出1
地
输出驱动电流编程输入
差分CLK - 输出
差分CLK +输出
数字+5伏电源
相位检测使能（高电平有效）
外部反馈输入
外部VCO输入
VCO控制电压输入（外部环路滤波器的应用程序）
4
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
