集成
电路
系统公司
ICS83026I-01
L
OW
S
KEW
, 1-
TO
-2
D
。微分
-
TO
-LVCMOS / LVTTL ˚F
ANOUT
B
UFFER
测试条件
ƒ≤ 350MHz的
最低
1. 5
典型
2.0
最大
350
2.6
15
750
0.03
20 ％至80％
ƒ≤ 66MHz的
67MHz
≤
ƒ≤ 166MHz的
150
48
46
800
52
54
单位
兆赫
ns
ps
ps
ps
ps
%
%
%
T
ABLE
4B 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 2.5V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动，
RMS ，请参阅附加相位
抖动节
输出上升/下降时间
输出占空比
167MHz
≤
ƒ≤ 350MHz的
40
60
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：该参数定义符合JEDEC标准65 。
T
ABLE
4C 。 AC - C
极特
,
V
DD
= 3.3V ± 5%, V
DDO
= 1.8V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
t
PD
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
ODC
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动，
RMS ，请参阅附加相位
抖动节
输出上升/下降时间
输出占空比
ƒ≤ 350MHz的
1.9
2.5
测试条件
最低
典型
最大
350
3.1
15
600
0.03
20 ％至80％
ƒ≤ 66MHz的
67MHz
≤
ƒ≤ 166MHz的
200
48
43
900
52
57
单位
兆赫
ns
ps
ps
ps
ps
%
%
%
167MHz
≤
ƒ≤ 350MHz的
40
60
注1 ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：该参数定义符合JEDEC标准65 。
83026BMI-01
www.icst.com/products/hiperclocks.html
5
REV 。一2006年1月16日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
