引脚连接
表1. HSOP引脚功能说明（续）
30针
HSOP
4
6
9
18
21
24
27
29
5
7
10
17
20
23
26
30
8, 11, 22,
25
12
15
32针
QFN
9
11
13
25
28
30
32
2
10
12
14
24
27
29
31
3
32针
SOIC
21
23
25
5
8
10
12
14
22
24
26
4
7
9
11
15
2,31
27
引脚名称
IN0
IN1
IN2
IN7
IN3
IN4
IN5
IN6
OUT0
OUT1
OUT2
OUT7
OUT3
OUT4
OUT5
OUT6
NC
SI
正式名称
输入0 - Input7
德网络nition
这些都是并行控制输入引脚。这些引脚具有内部25
μA
活跃
下拉功能。
输出0 - OUTPUT7
每个引脚是一个通道的排水，吸收电流为各自的负荷。
无连接
串行输入
未连接。
串行输入引脚连接到的SPI串行数据输出引脚
控制用IC ，从那里接收输出命令数据。该输入具有
内部有源25
μA
下拉并要求CMOS逻辑电平。
控制IC的SCLK引脚位（偏移）时钟SPI端口。它
过渡每位一次性转移操作时。它处于空闲状态之间
命令传输。它是50％的占空比，并具有CMOS电平。
该引脚被连接到控制IC的芯片选择输出。该输入具有
一个内部有源25
μA
上拉和要求CMOS逻辑电平。
该引脚连接到控制的SPI串行数据输入引脚IC或
的下一个设备的菊花链SI引脚。此输出将保持三
说，除非设备被选中的低
CS
销或
模式
引脚变为
低。所生成的输出信号将具有CMOS逻辑电平，并输出
数据转换在SCLK的下降沿。串行输出数据
提供故障信息，为每个输出，并首先返回MSB时
设备寻址。
该引脚被连接到该系统的5.0伏电源。去耦
电容器从VDD需要接地。
接地的连续性是必需的输出接通。散热片必须
被电连接到GND。
13
16
28
SCLK
串行时钟
14
15
17
18
29
30
CS
SO
芯片选择
串行输出
16
23
3
VDD
GND
逻辑电源电压
地
热
4,5,19- 1,16,17,
SINK
22
32
（暴露
垫）
笔记
1.此包中的裸露焊盘提供了IC电路的接地连接。
33882
4
模拟集成电路设备数据
飞思卡尔半导体公司
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
