Freescale Semiconductor, Inc.
Table of Contents
21.5 BDLC MUX Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .335
21.5.1 Rx Digital Filter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .335
21.5.1.1
21.5.1.2
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .336
Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .336
21.5.2 J1850 Frame Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . .337
21.5.2.1
21.5.2.2
21.5.2.3
21.5.2.4
21.5.2.5
21.5.2.6
21.5.2.7
21.5.2.8
21.5.2.9
Start-of-Frame Symbol (SOF) . . . . . . . . . . . . . . . . . . . .337
In-Message Data Bytes (Data). . . . . . . . . . . . . . . . . . . .338
Cyclical Redundancy Check Byte (CRC). . . . . . . . . . . .338
End-of-Data Symbol (EOD) . . . . . . . . . . . . . . . . . . . . . .339
In-Frame Response Bytes (IFR) . . . . . . . . . . . . . . . . . .339
End-of-Frame Symbol (EOF) . . . . . . . . . . . . . . . . . . . . .340
Inter-Frame Separation Symbol (IFS) . . . . . . . . . . . . . .340
Break (BREAK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .341
Idle Bus (IDLE). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .341
21.5.3 J1850 VPW Symbols . . . . . . . . . . . . . . . . . . . . . . . . . . . . .341
21.5.3.1
21.5.3.2
21.5.3.3
21.5.3.4
21.5.3.5
21.5.3.6
21.5.3.7
21.5.3.8
21.5.3.9
Logic 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .342
Logic 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .342
Normalization Bit (NB) . . . . . . . . . . . . . . . . . . . . . . . . . .344
Break Signal (BREAK) . . . . . . . . . . . . . . . . . . . . . . . . . .344
Start-of-Frame Symbol (SOF) . . . . . . . . . . . . . . . . . . . .344
End-of-Data Symbol (EOD) . . . . . . . . . . . . . . . . . . . . . .344
End-of-Frame Symbol (EOF) . . . . . . . . . . . . . . . . . . . . .344
Inter-Frame Separation Symbol (IFS) . . . . . . . . . . . . . .344
Idle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .344
21.5.4 J1850 VPW Valid/Invalid Bits and Symbols . . . . . . . . . . . .345
21.5.4.1
21.5.4.2
21.5.4.3
21.5.4.4
21.5.4.5
21.5.4.6
21.5.4.7
21.5.4.8
21.5.4.9
Invalid Passive Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . .345
Valid Passive Logic 0. . . . . . . . . . . . . . . . . . . . . . . . . . .345
Valid Passive Logic 1. . . . . . . . . . . . . . . . . . . . . . . . . . .346
Valid EOD Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . .346
Valid EOF and IFS Symbols . . . . . . . . . . . . . . . . . . . . .346
Idle Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .347
Invalid Active Bit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .348
Valid Active Logic 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . .348
Valid Active Logic 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . .348
21.5.4.10 Valid SOF Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . .349
21.5.4.11 Valid BREAK Symbol. . . . . . . . . . . . . . . . . . . . . . . . . . .349
21.5.5 Message Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .349
21.6 BDLC Protocol Handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . .351
21.6.1 Protocol Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . .352
21.6.2 Rx and Tx Shift Registers. . . . . . . . . . . . . . . . . . . . . . . . . .352
21.6.3 Rx and Tx Shadow Registers. . . . . . . . . . . . . . . . . . . . . . .353
Technical Data
MC68HC908AS60 — Rev. 1.0
Table of Contents
For More Information On This Product,
Go to: www.freescale.com
FREESCALE [ Freescale ]
