Freescale Semiconductor, Inc.
Table of Contents
17.9.5 SCI Status Register 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . .253
17.9.6 SCI Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .254
17.9.7 SCI Baud Rate Register. . . . . . . . . . . . . . . . . . . . . . . . . . .255
Section 18. Serial Peripheral Interface (SPI)
18.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .259
18.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .260
18.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .260
18.4 Pin Name and Register Name Conventions. . . . . . . . . . . . . .261
18.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .262
18.5.1 Master Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .263
18.5.2 Slave Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .265
18.6 Transmission Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .266
18.6.1 Clock Phase and Polarity Controls. . . . . . . . . . . . . . . . . . .266
18.6.2 Transmission Format When CPHA = 0 . . . . . . . . . . . . . . .267
18.6.3 Transmission Format When CPHA = 1 . . . . . . . . . . . . . . .268
18.6.4 Transmission Initiation Latency . . . . . . . . . . . . . . . . . . . . .269
18.7 Error Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .269
18.7.1 Overflow Error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .271
18.7.2 Mode Fault Error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .273
18.8 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .274
18.9 Queuing Transmission Data . . . . . . . . . . . . . . . . . . . . . . . . . .276
18.10 Resetting the SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .277
18.11 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .278
18.11.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .278
18.11.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .278
18.12 SPI During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .278
18.13 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .279
18.13.1 MISO (Master In/Slave Out). . . . . . . . . . . . . . . . . . . . . . . .280
18.13.2 MOSI (Master Out/Slave In). . . . . . . . . . . . . . . . . . . . . . . .280
18.13.3 SPSCK (Serial Clock). . . . . . . . . . . . . . . . . . . . . . . . . . . . .280
MC68HC908AS60 — Rev. 1.0
Technical Data
Table of Contents
For More Information On This Product,
Go to: www.freescale.com