EtronTech
写了写中断
EM68B16DVAA
甲突发写可通过新写命令的先前突发写操作完成之前被中断，
唯一的限制在于用于分隔命令必须至少为一个时钟周期的时间间隔。
当先前的突发中断时，剩余的地址是由新地址重写并
新的数据将被写入到器件中，直到编程突发长度是满意的。
写了读& DM中断
突发写入可以通过Read命令任何银行被打断。为DQ必须在高阻抗
该断路读数据之前的状态中的至少一个时钟周期出现在输出端，以避免数据
争。当Read指令被断言，从突发写序列的任何残留数据
必须由糖尿病所掩盖。从最后的数据到读命令的延迟（叔
WTR
）是必需的，以避免数据
争的DRAM中。数据呈现在DQ引脚为读命令开始前会
实际被写入到存储器。不能在发出读命令中断一个写序列
在下一个时钟边沿之后的写命令。
写了预充电& DM中断
甲突发写可以用相同的银行的一个预充电之前的脉冲串完成之前被中断。一
写恢复时间（t
WR
）从最后的数据到预充电命令所需。当预充电
命令有效时，从突发写周期中的任何残余的数据必须由糖尿病所掩盖。
突发停止命令
突发停止命令是通过具有启动
RAS
和
CAS
高配
CS
和
WE
低在上升
仅在时钟的边缘。突发停止命令的最少的限制，使之成为最简单的方法
终止一个脉冲串操作，当它已经完成之前使用。当突发停止命令
在一个突发读周期发出的，这两个后的数据和DQS （数据选通）到一个高阻抗状态
延迟，该延迟等于
CAS
在延迟模式寄存器设置。突发停止命令，但是，是不是
突发写入操作过程中提供支持。
DM屏蔽功能
在DDR SDRAM中具有数据掩码功能，可以在只用数据写周期一起使用，
不读周期。当数据掩码是在写操作期间被激活（DM高） ，写入数据是
立即屏蔽（ DM到数据面膜延迟为零） 。必须在上升沿发出DM或下降沿
数据选通的，而不是在一个时钟沿边缘。
自动预充电操作
自动预充电是一种特性，它如上述那样执行相同的个别银行预充电功能，
但不要求显式命令。这是通过使用A10 （A10 =高） ，以启用自动完成
预充电与一个特定的读或写命令一起使用。该行/列的预充电是
处理与读或READ或完成时WRITE命令，自动执行
写爆了。自动预充电是不持久的，因为它是已启用或为每个单独的读禁用
或写命令。自动预充电可以确保预充电是在一个开始在最早有效阶段
爆裂。用户不得发出其他命令，以相同的银行，直到预充电时间（t
RP
）是
完成。当自动预充电命令被激活，激活银行自动开始
在预充电在t后读或写周期尽早
RAS
（分钟）的关系。
预充电命令
预充电命令发出时，
CS
,
RAS
和
WE
低，而且
CAS
高在上升沿
时钟（ CK ）的。预充电命令可以用来单独预充电任何银行或全部银行
同时。银行选择地址（ BA0 ， BA1 ）用来定义哪些银行预充电时
该命令被启动。对于写周期，叔
WR
（分钟）必须从过去的突发写入开始得到满足
循环直到预充电命令发出。吨后
RP
从预充电，激活命令到
同一家银行可以启动。
钰创机密
11
1.0版
2009年3月
ETRON [ ETRON TECHNOLOGY, INC. ]
