性能
下表给出了一个关于调查
在结构化ASIC器件的核心面积和性能
（所有的主要功能已包括） ：
设备
0.25U典型
0.25U典型
优化
区域
速度
F
最大
100兆赫
200兆赫
40000
35000
30000
25000
20000
15000
10000
5000
0
80C51 （ 12MHz时）
DR8051XP （ 200MHz的）
268
1550
36996
在ASIC器件核心性能
对于用户最重要的是应用程序
速度的提高。最常用的
算术函数及其改进
示于下表中。一个改进是
计算为{ 8051个时钟周期}除以
{ DR8051XP时钟周期}执行所需
相同的功能。更多详情，请
在核心文档。
功能
8位加法（即时
数据）
8位加法（直
寻址）
8位加法（间接
寻址）
8位加法（注册
寻址）
8位的减法（即时
数据）
8位的减法（直接
寻址）
8位的减法（间接
寻址）
8位减法（注册
寻址）
8位乘法
8位除法
16位加法
16位的减法
16位乘法
32位加法
32位减法
32位乘法
平均车速提高：
改善
7,20
6,00
6,00
7,20
7,20
6,00
6,00
7,20
10,67
9,60
7,20
7,64
9,75
7,20
7,43
9,04
7,58
80C310 （ 33MHz的）
面积DR8051XP的各单位利用
核心供应商的具体技术是summa-
聘在表中。
部件
中央处理器*
DPTR1寄存器
DPTR0递减
DPTR1递减
DPTR0 & DPTR1自动切换
定时访问保护
区域
[盖茨]
[农民田间学校]
4900
300
100
100
50
100
220
32
-
-
8
10
中断控制器
INT2-INT6
500
350
40
25
Dhrystone基准2.1版来
衡量核心的性能。下面TA-
BLE给出了一个关于DR8051XP调查per-
formance中的Dhrystone /秒和VAX方面
MIPS额定值。
设备
80C51
80C310
DR8051XP
目标
-
-
0.25u
时钟
Dhry /秒
频率
（ VAX MIPS ）
12兆赫
268 (0.153)
33兆赫
1550 (0.882)
200 MHz的36996 （ 21.000 ）
电源管理单元
I / O端口
计时器
定时器2
UART0
UART1
主控I2C单位
从I2C单位
SPI股
捕获比较单元
看门狗定时器
乘法除法单元
总面积
50
400
600
600
700
700
900
550
450
550
400
1700
14000
5
35
50
60
60
60
120
70
55
60
45
105
1060
* CPU - 包括ALU ，操作码解码器，控制单元，程序&的
内部&外部存储器接口，用户界面的SFR
核心零部件领域的利用
在根据Dhrystones方面的核心性能
本文档中提及的所有商标
是其各自所有者的商标。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2003 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
