○
脉冲的产生
○
数字信号的产生
○
门控定时器
○
精密比较器
○
脉冲宽度调制
○
脉冲宽度测量
•
内存风格
•
程序存储器类型
•
程序存储器状态等待
国
- Harward
- 冯·诺依曼
- 同步
- 异步
- 使用（ 0-7 ）
- 未使用
- 使用
- 未使用
- 同步
- 异步
- 使用（ 0-7 ）
- 未使用
- 使用
- 未使用
- 使用
- 未使用
- 使用
- 未使用
-
子程序
位置
●
定点运算协处理器
○
乘法 - 16位
*
16bit
○
司 - 32位/ 16位
○
司 - 16位/ 16位
○
左，右移动 - 1到31位
○
正常化
•
程序存储器的写入
•
内部数据存储器类型
•
•
外部数据存储器
等待状态
第二个数据指针
(DPTR1)
●
浮点运算协处理器IEEE-
754标准的单精度
○
FADD ， FSUB - 加法，减法
○
FMUL ， FDIV-乘法，除法
○
FSQRT-平方根
○
FUCOM - 比较
○
FCHS - 改变符号
○
FABS - 绝对值
•
数据指针递减
•
数据指针自动切换
•
中断
•
定时访问保护
•
电源管理模式
•
STOP模式
•
DoCD ™调试单元
- 使用
- 未使用
- 使用
- 未使用
- 使用
- 未使用
- 使用
- 未使用
●
浮点运算协处理器 - IEEE- 754
标准的单精度实数，字和
短整型
○
FADD ， FSUB-加法，减法
○
FMUL ， FDIV-乘法，除法
○
FSQRT-平方根
○
FUCOM-比较
○
FCHS - 改变符号
○
FABS - 绝对值
○
FSIN ， FCOS-正弦，余弦
○
Ftan的， FATAN-相切，相切弧
除了上面提到的所有参数
可用外设和外部中断
可通过改变被排除在芯
适当的常数包文件中。
可交付
CON组fi guration
该DR8051XP以下参数
核心可以很容易调节到要求
专用的应用程序和技术。组态
芯的定量可以通过费力来制备
改变包文件中适当的常数。
没有必要改变的任何部件
代码。
♦
源代码：
◊
VHDL源代码和/或
◊
Verilog源代码和/或
◊
加密或纯文本EDIF网表
VHDL & VERILOG测试平台环境，
◊
的Active-HDL仿真的自动宏
◊
的ModelSim仿真的自动宏
◊
参照响应测试
技术文档
◊
安装注意事项
◊
HDL核心规格
◊
数据表
http://www.DigitalCoreDesign.com
http://www.dcd.pl
♦
♦
本文档中提及的所有商标
是其各自所有者的商标。
版权所有1999-2003 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
