框图
CLK
RESET
prgdatai （ 7：0 ）
prgdatao （ 7：0 ）
prgdataz
prgaddr （15 ：0）
prgrd
prgwr
xramdatai （ 7：0 ）
xramdatao （ 7：0 ）
xramdataz
xramaddr （23 ：0）
xramrd
xramwr
ramdatai （ 7：0 ）
ramdatao （ 7：0 ）
ramaddr （ 7：0 ）
RAMOE
RAMWE
sfrdatai （ 7：0 ）
sfrdatao （ 7：0 ）
sfraddr （ 7：0 ）
SFROE
SFRWE
docddatai
docddatao
docdclk
操作码
解码器
ALU
引脚说明
针
CLK
RESET
RAMDATAI [7 ：0]的
TYPE
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
产量
产量
产量
产量
产量
产量
产量
产量
产量
描述
全局时钟
全球同步复位
从内部数据存储器数据总线
从用户的特殊功能寄存器数据总线
从程序存储器输入数据总线
从外部数据存储器数据总线
外部中断0线
外部中断1号线
外部中断2号线
外部中断3线
外部中断4号线
外部中断5号线
外部中断6号线
DoCD ™数据输入
端口0输入
端口1输入
端口2的输入
端口3输入
定时器0时钟线
定时器0时钟线控制门
定时器1时钟线
定时器1时钟线控制门
定时器2时钟线
定时器2控制
定时器2捕捉0线
定时器2捕获1号线
定时器2捕捉2线
定时器2的捕获3线
串行接收器输入0
串行接收器输入1
主控I2C时钟线输入
主控I2C数据输入
从I2C时钟线输入
从I2C数据输入
SPI从机选择
SPI从机输入
SPI主输入
SPI时钟输入
内部数据存储器数据总线
内部数据存储器的地址总线
内部数据存储器输出使能
内部数据存储器写使能
用户的SFR数据总线
用户的SFR地址总线
用户的特殊功能寄存器输出使能
用户的特殊功能寄存器写使能
程序存储器地址总线
节目
内存
接口
SFRDATAI [7 ：0]的
控制单元
prgdatai [7 ：0]的
xramdatai [7 ：0]的
int0
int1
int2
int3
int4
int5
int6
port0i （ 7：0 ）
port1i （ 7：0 ）
port2i （ 7：0 ）
port3i （ 7：0 ）
port0o （ 7：0 ）
port1o （ 7：0 ）
port2o （ 7：0 ）
port3o （ 7：0 ）
int0
int1
int2
int3
int4
int5
int6
docddatai
port0i [7 ：0]的
port1i [7 ：0]的
port2i [7 ：0]的
port3i [7 ：0]的
t0
gate0
t1
gate1
外
内存
接口
打断
调节器
内部数据
内存
接口
I / O端口
用户SFR
接口
DoCD ™
调试单元
动力
管理
单位
停止
PMM
漂浮的
点单位
乘
除法单元
t2
t2ex
capture0
t0
gate0
t1
gate1
t2
t2ex
capture1
capture2
capture3
rxd0i
rxd1i
mscli
msdai
SSCLI
ssdai
ss
si
mi
SCKI
RAMDATAO [7 ：0]的
RAMADDR [7 ：0]的
RAMOE
RAMWE
SFRDATAO [7 ：0]的
sfraddr [7 ：0]的
SFROE
SFRWE
prgaddr [15 ：0]的
定时器2
定时器0 & 1
capture0
capture1
capture2
capture3
rxd1o
rxd1i
txd1
msclhs
mscli
msclo
msdai
msdao
SSCLI
ssclo
ssdai
ssdao
比较
捕获单元
看门狗
定时器
UART 1
UART 0
rxd0o
rxd0i
txd0
so
si
mo
mi
SCKO
SCKI
sckz
ss
SSO （ 7 ： 0 ）
主
I2C单位
SPI股
SLAVE
I2C单位
本文档中提及的所有商标
是其各自所有者的商标。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2003 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
