符号
port0i （ 7：0 ）
port1i （ 7：0 ）
port2i （ 7：0 ）
port3i （ 7：0 ）
port0o （ 7：0 ）
port1o （ 7：0 ）
port2o （ 7：0 ）
port3o （ 7：0 ）
框图
操作码
解码器
I / O端口
注册
PORT0 （ 7 ： 0 ）
端口1（ 7 ： 0 ）
端口2（ 7 ： 0 ）
端口3 （ 7 ： 0 ）
t0
t1
gate0
gate1
RxDi
RXDO
TXD
prgromdata （7 ：0） prgaddr （15 ：0）
prgramdata （7 ：0） prgdatao （7 ：0）
prgramwr
xdatai （ 7：0 ）
准备
iprgromsize （2 ：0）
iprgramsize （2 ：0）
xaddr （23 ：0）
xdatao （ 7：0 ）
xdataz
xprgrd
xprgwr
xdatard
xdatawr
ramaddr （ 7：0 ）
ramdatao （ 7：0 ）
RAMWE
RAMOE
sfraddr （6 ：0）
sfrdatao （ 7：0 ）
SFROE
SFRWE
停止
PMM
RXDO
TXD
prgramdata （ 7：0 ）
prgromdata （ 7：0 ）
prgaddr （15 ：0）
prgdatao （ 7：0 ）
prgramwr
xaddr （23 ：0）
xdatao （ 7：0 ）
xdatai （ 7：0 ）
xdataz
准备
xprgrd
xprgwr
xdatard
xdatawr
iprgromsize （2 ：0）
iprgramsize （2 ：0）
ramaddr （ 7：0 ）
ramdatao （ 7：0 ）
ramdatai （ 7：0 ）
RAMWE
RAMOE
sfraddr （6 ：0）
sfrdatao （ 7：0 ）
sfrdatao （ 7：0 ）
SFROE
SFRWE
CLK
RESET
节目
内存
接口
计时器
UART
外
内存
接口
打断
调节器
int0
int1
控制
单位
ramdatai （ 7：0 ）
动力
管理
单位
停止
PMM
内部数据
内存
接口
DoCD ™
调试单元
docddatai
docddatao
docdclk
sfrdatai （ 7：0 ）
int0
int1
t0
t1
gate0
gate1
RxDi
RESET
CLK
用户SFR的
接口
ALU
引脚说明
针
CLK
RESET
port0i [7 ：0]的
port1i [7 ：0]的
port2i [7 ：0]的
port3i [7 ：0]的
iprgramsize [2 ：0]的
iprgromsize [2 ：0]的
prgramdata [7 ：0]的
prgromdata [7 ：0]的
xdatai [7 ：0]的
准备
RAMDATAI [7 ：0]的
SFRDATAI [7 ：0]的
int0
int1
t0
t1
gate0
gate1
RxDi
docddatai
TYPE
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
描述
全局时钟
全局复位
端口0输入
端口1输入
端口2的输入
端口3输入
片上RAM的代码大小
片上ROM代码的大小
从int数据总线。 RAM前卫。内存
从int数据总线。 ROM前卫。内存
从外部存储器数据总线
外部存储器数据就绪
从内部数据存储器数据总线
从用户SFR的数据总线
外部中断0
外部中断1
定时器0输入
定时器1的输入
定时器0门输入
定时器1门输入
串行接收器输入
DoCD ™数据输入
本文档中提及的所有商标
是其各自所有者的商标。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2003 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
