可交付
♦
源代码：
◊
VHDL源代码和/或
◊
Verilog源代码和/或
◊
加密或纯文本EDIF网表
♦
VHDL & VERILOG测试平台环境，
◊
的Active-HDL仿真的自动宏
◊
的ModelSim仿真的自动宏
◊
参照响应测试
♦
技术文档
◊
安装注意事项
◊
HDL核心规格
◊
数据表
♦
综合脚本
♦
示例应用程序
♦
技术支援
◊
IP核实现支持
◊
3个月维修
●
●
●
设计特点
♦
程序存储器：
该DP8051软核是专门为
操作与内部和外部亲
程序存储器。内部程序存储器
可以被实现为：
○
ROM位于之间的地址范围
0000h
÷
（只读存储器
SIZE
-1)
○
位于RAM中的地址范围
（内存
SIZE
-1)
÷
FFFFH
外部程序存储器可以被立即
执行完成的位于AD- ROM或RAM
ROM的着装范围
SIZE
÷
内存
SIZE
.
♦
内部数据存储器：
该DP8051可以解决内部数据
多达256个字节的内部存储器
数据存储器可实现了正弦
GLE -端口同步RAM 。
外部数据存储器：
该DP8051软核可以处理多达
16 MB的外部数据存储器。额外
DPX （数据
指针扩展）
寄存器是
用于部分交换。
用户
S
PECIAL
F
油膏
R
EGISTERS ：
高达104的外部（用户）特殊功能
灰寄存器（ ESFRs ）可以被添加到
在DP8051设计。 ESFRs的记忆
映射到AD-之间的直接内存
穿着80进制和十六进制的FF在同
为核心的方式SFR和可能占用任何
不是由一个核心占用地址
SFR 。
等待国的支持：
该DP8051软核是专门为
操作范围宽计划和
数据存储器。缓慢的计划和克斯特
内部数据存储器可以断言记忆
等待信号撑起CPU活动。
交付的IP核的更新，以及轻微
主版本的变化
交付的文档更新
电话&电子邮件支持
♦
许可
可理解性和明确的许可
没有专利费的方法使使用的IP
核心容易和简单。
单设计
授权允许使用IP核
单个FPGA比特流和ASIC implementa-
化。
无限的设计，一年
许可证允许
使用IP核在无限数量的FPGA比特
流和ASIC实现。
在IP核实例的所有案件数
的设计和数字内部制造
芯片是无限的。没有时间限制
除了
1年
牌照的地方使用时间
限于12个月。
●
○
○
♦
♦
单设计许可证
VHDL ， Verilog源代码被称为高密度脂蛋白
来源
加密或纯文本EDIF网表称为
●
○
一年许可
只有加密的网络表
●
○
○
无限设计许可证
HDL源代码
网表
●
○
从升级
HDL源代码，以网表
http://www.DigitalCoreDesign.com
http://www.dcd.pl
○
单设计，以无限的设计
本文档中提及的所有商标
是其各自所有者的商标。
版权所有1999-2003 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
