设计特点
♦
程序存储器:
该DP8051XP软核是专门为
操作与内部和外部亲
程序存储器。内部程序存储器
可以被实现为:
○
ROM位于之间的地址范围
符号
port0i ( 7:0 )
port1i ( 7:0 )
port2i ( 7:0 )
port3i ( 7:0 )
ramdatai ( 7:0 )
sfrdatai ( 7:0 )
prgromdata ( 7:0 )
prgramdata ( 7:0 )
port0o ( 7:0 )
port1o ( 7:0 )
port2o ( 7:0 )
port3o ( 7:0 )
prgaddr (15 :0)
prgdatao ( 7:0 )
prgramwr
xaddr (23 :0)
xdatao ( 7:0 )
xdataz
xprgrd
xprgwr
xdatard
xdatawr
sxdmadd (15 :0)
sxdmdatao ( 7:0 )
sxdmwe
sxdmoe
ramaddr ( 7:0 )
ramdatao ( 7:0 )
RAMWE
RAMOE
sfraddr ( 7:0 )
sfrdatao ( 7:0 )
SFROE
SFRWE
停止
PMM
外部程序存储器可以被立即
执行完成的位于AD- ROM或RAM
ROM的着装范围
SIZE
÷
内存
SIZE
.
♦
内部数据存储器:
该DP8051XP可以解决内部
多达256字节的数据接口存储器
内部数据存储器可以实现为
单端口同步RAM 。
外部数据存储器:
该DP8051XP软核可以解决了
到16 MB的外部数据存储器。额外
DPX (数据
指针扩展)
寄存器是
用于部分交换。
用户
S
PECIAL
F
油膏
R
EGISTERS :
截至60外部(用户)的特殊功能
灰寄存器( ESFRs )可以被添加到
在DP8051XP设计。 ESFRs的记忆
映射到AD-之间的直接内存
0x80的礼服和为0xFF在同一MAN-
仪为核心的SFR和可能占用任何AD-
不是由一个核心SFR占用礼服。
等待国的支持:
该DP8051XP软核是专门为
操作范围宽计划和
数据存储器。缓慢的计划和克斯特
内部数据存储器可以断言记忆
等待信号撑起CPU活动。
0x0000
÷
(只读存储器
SIZE
-1)
○
位于RAM中的地址范围
(内存
SIZE
-1)
÷
0xFFFF
xdatai ( 7:0 )
准备
iprgromsize (2 :0)
iprgramsize (2 :0)
sxdmxdatai ( 7:0 )
int0
int1
int2
int3
int4
int5
int6
♦
♦
t0
gate0
t1
gate1
t2
t2ex
capture0
capture1
capture2
capture3
♦
rxd0o
txd0
rxd1o
txd1
sclhs
SCLO
SDAO
sssso ( 7:0 )
so
mo
SCKO
scken
SOEN
CodeRun
debugacs
RSTO
rxd0i
rxd1i
SCLI
SDAI
ss
si
mi
SCKI
RESET
CLK
本文档中提及的所有商标
是其各自所有者的商标。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2007 DCD - 数字内核设计。版权所有。