副。因为相对长的存取时间的
从上述所执行的程序代码
以上设备必须具有额外的可读取
等待状态。所需的等待状态数
依赖于存储器存取时间和
DP8051XP时钟频率。在大多数情况下
的等待状态周期适当数量是BE-
吐温2-5 。就绪引脚可也镝
namically例如调制通过SDRAM控制 -
LER 。
0xFFFF
0xF000
片上存储器
（实现为RAM）
无需等待状态执行，但对于一些
其他应用程序整个程序代码即可
实现片外ROM或FLASH和
与所需数量的等待状态赛扬执行
克莱斯。
性能
下表给出了一个关于调查
核心区和可编程性能
逻辑器件放置&路由（CPU为特色的后
及其良好的外围设备已被列入） ：
设备
FLEX10KE
ACEX1K
APEX20K
APEX20KE
APEX20KC
APEX -II
MERCURY
CYCLONE
CYCLONE -II
的Stratix
的Stratix - II
速度等级
-1
-1
-1
-1
-7
-7
-5
-6
-6
-5
-3
F
最大
50兆赫
50兆赫
45兆赫
55兆赫
66兆赫
72兆赫
95兆赫
85兆赫
91兆赫
92兆赫
154兆赫
片外存储器
（实施为只读存储器，
SRAM和FLASH）
0x0400
0x0000
片上存储器
（实现为ROM ）
在Altera的器件核心性能
下图显示了一个典型的程序
记忆中的连接系统
DP8051XP微控制器内核。
prgramdatai
prgdatao
prgramwr
prgaddr
10
prgromdata
i
8
的ASIC或FPGA的
芯片
8
片外存储器
16
（实现为
闪存，或SRAM ）
例如。 2-5等待状态
ACCESS
8
8
12
片上存储器
（实现为RAM）
0等待状态的访问
对于用户最重要的是应用程序
速度的提高。最常用的
算术函数和他们改善
示于下表中。改善是
计算为{ 8051个时钟周期}除以
{ DP8051XP时钟周期}执行所需
相同的功能。更多详情，请
在核心文档。
功能
8位加法（即时
数据）
8位加法（直
寻址）
8位加法（间接
寻址）
8位加法（注册
寻址）
8位的减法（即时
数据）
8位的减法（直接
寻址）
8位的减法（间接
寻址）
8位减法（注册
寻址）
8位乘法
8位除法
16位加法
16位的减法
16位乘法
32位加法
32位减法
32位乘法
平均车速提高：
改善
9,00
9,00
9,00
12,00
9,00
9,00
9,00
12,00
16,00
9,60
12,00
12,00
13,60
12,00
12,00
12,60
11,12
片上存储器
（实现为ROM ）
0等待状态的访问
DP8051XP
xdatai
xdatao
XADDR
xprgrd
xprgwr
准备
等待状态
经理
在上述实施中描述应
当作一个例子。所有程序存储器
空间是完全可配置的。对于时序关键
整个应用程序代码的方案需要
mented片上ROM和（或） RAM和
本文档中提及的所有商标
是其各自所有者的商标。
Dhrystone基准2.1版来
衡量核心的性能。下面TA-
BLE给出了一个关于DP8051XP调查per-
formance中的Dhrystone /秒和VAX方面
MIPS额定值。
设备
目标
时钟
Dhry /秒
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
