符号
prgromdata （ 7：0 ）
prgramdata （ 7：0 ）
prgaddr （15 ：0）
prgdatao （ 7：0 ）
prgramwr
xaddr （23 ：0）
xdatao （ 7：0 ）
xdataz
xprgrd
xprgwr
xdatard
xdatawr
sxdmadd （15 ：0）
sxdmdatao （ 7：0 ）
sxdmwe
sxdmoe
框图
操作码
解码器
prgramdata （ 7：0 ）
prgromdata （ 7：0 ）
prgaddr （15 ：0）
prgdatao （ 7：0 ）
prgramwr
xaddr （23 ：0）
xdatao （ 7：0 ）
xdatai （ 7：0 ）
xdataz
准备
xprgrd
xprgwr
xdatard
xdatawr
xdatai （ 7：0 ）
准备
iprgromsize （2 ：0）
iprgramsize （2 ：0）
节目
内存
接口
SXDM
接口
外
内存
接口
sxdmaddr
sxdmdatao
sxdmdatai
sxdmoe
sxdmwe
int0
int1
sxdmxdatai （ 7：0 ）
打断
调节器
ramdatai （ 7：0 ）
iprgromsize （2 ：0）
iprgramsize （2 ：0）
ramaddr （ 7：0 ）
ramdatao （ 7：0 ）
ramdatai （ 7：0 ）
RAMWE
RAMOE
sfraddr （6 ：0）
sfrdatao （ 7：0 ）
sfrdatao （ 7：0 ）
SFROE
SFRWE
CLK
RESET
控制
单位
动力
管理
换货单位
停止
PMM
TDI
TCK
TMS
TDO
RTCK
CodeRun
debugacs
sfrdatai （ 7：0 ）
ramaddr （ 7：0 ）
ramdatao （ 7：0 ）
RAMWE
RAMOE
内部数据
内存
接口
DoCD ™
调试单元
int0
int1
sfraddr （6 ：0）
sfrdatao （ 7：0 ）
SFROE
SFRWE
用户SFR的
接口
ALU
停止
PMM
TDI
TCK
TMS
RESET
CLK
TDO
RTCK
CodeRun
debugacs
RSTO
CLK
RESET
引脚说明
针
TYPE
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
描述
全局时钟
全局复位
端口0输入
端口1输入
端口2的输入
端口3输入
片上RAM的代码大小
片上ROM代码的大小
从int数据总线。 RAM前卫。内存
从int数据总线。 ROM前卫。内存
从同步外部数据总线的数据
内存（ SXDM ）
从外部存储器数据总线
外部存储器数据就绪
从内部数据存储器数据总线
从用户SFR的数据总线
外部中断0
外部中断1
DoCD ™ TAP数据输入
DoCD ™ TAP时钟输入
port0i [7 ：0]的
port1i [7 ：0]的
port2i [7 ：0]的
port3i [7 ：0]的
iprgramsize [2 ：0]的
iprgromsize [2 ：0]的
prgramdata [7 ：0]的
prgromdata [7 ：0]的
sxdmdatai [7 ：0]的
xdatai [7 ：0]的
准备
RAMDATAI [7 ：0]的
SFRDATAI [7 ：0]的
int0
int1
TDI
TCK
本文档中提及的所有商标
是其各自所有者的商标。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
