符号
RST
CLK
RCLK
BAUDCLK
达泰（ 7 ： 0 ）
地址（2 ：0）
wr
rd
cs
si
CTS
DSR
DCD
ri
baudclken
RCLKEN
BAUDOUT
INTR
大陶（ 7 ： 0 ）
DDIS
TXRDY
RXRDY
so
RTS
DTR
out1
out2
框图
数据总线缓冲器
- 数据总线缓冲器
接受来自系统总线的输入和
产生控制信号，用于其它D16550
的功能块。地址总线地址（ 2 ： 0 ）
选择寄存器中的一个要读取的
从/写入。无论RD和WE信号
低电平有效，并通过CS是合格的; RD和
我们是被忽略，除非D16550已经
通过举办CS为低电平选择。
D16550
ADDR（ 2：0 ）
达泰（ 7 ： 0 ）
大陶（ 7 ： 0 ）
rd
wr
cs
DDIS
TXRDY
RXRDY
数据总线
卜FF器
接收器
控制
＆放大器;
移位寄存器
RCLK
RCLKEN
si
引脚说明
针
RST
CLK
达泰[7：0 ]
ADDR [ 2 ：0]的
cs
wr
rd
RCLK
BAUDCLK
si
CTS
DSR
DCD
ri
baudclken
RCLKEN
BAUDOUT
大陶[7 ：0]的
so
DDIS
TXRDY
RXRDY
RTS
DTR
out1
out2
INTR
RCVR缓冲区
＆放大器;
RCVR FIFO
TYPE
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
描述
全局复位
全局时钟
并行数据输入
地址总线
片选输入
写输入
读取输入
接收机钟
波特率发生器的时钟
串行数据输入
清除发送输入
数据设置就绪输入
数据载波检测输入
环指示器输入
波特率发生器的时钟使能
接收器时钟使能
波特率发生器的输出
并行数据输出
串行数据输出
驱动器输出禁用
发送器就绪输出
接收器就绪输出
请求发送输出
数据终端就绪输出
输出1
输出2
中断请求输出
RTS
CTS
DTR
DSR
DCD
ri
out1
out2
调制解调器
控制
逻辑
发射机
控制
＆放大器;
移位寄存器
so
BAUDCLK
baudclken
BAUDOUT
CLK
RST
THR缓冲区
＆放大器;
THR FIFO
波特
发电机
打断
调节器
INTR
波特率发生器
- 该D16550包含
可编程的16位波特率发生器
通过在所述范围内的除数划分的时钟输入
介于1和（2
16
-1） 。输出频率
波特率发生器的是16×波特率。
通式为除数为：
除数
=
频率
波特率
* 16
注意：
当启用RCLK和BAUDCLK销
频率应至少低2倍
比CLK， 2 * ˚F
RCLK
＆ LT ; ˚F
CLK
本文档中提及的所有商标
是其各自所有者的商标。
2个8位寄存器，称为除数锁存器DLL
和DLM ，存放除数的16位二进制
格式。这些除数锁存器必须被加载
该D16550的初始化，以便在
确保波特所需的操作
发电机。当任除数锁存器
被加载时，一个16位的波特率计数器也装
在CLK上升沿之后的写
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
