可交付
♦
源代码：
◊
VHDL源代码和/或
◊
Verilog源代码和/或
◊
加密或纯文本EDIF网表
VHDL & VERILOG试验台
环境
◊
的Active-HDL仿真的自动宏
◊
的ModelSim仿真的自动宏
◊
参照响应测试
技术文档
◊
安装注意事项
◊
HDL核心规格
◊
数据表
综合脚本
示例应用程序
技术支援
◊
IP核实现支持
◊
3个月维修
●
●
●
○
○
HDL源代码，以网表
单设计，以无限的设计
CON组fi guration
该D16550芯的下列参数
可以很容易调节到要求
专用
应用
和
技术。
芯的构造可以通过下述方法制备
在轻松的改变适当的常数
包文件。没有必要改变任何
部分的代码。
•
波特率发生器
•
外部RCLK源
•
外部BAUDCLK源
•
调制解调器控制逻辑
•
SCR注册
•
FIFO控制逻辑
-
-
-
-
-
-
-
-
-
-
-
-
启用
关闭
启用
关闭
启用
关闭
启用
关闭
启用
关闭
启用
关闭
♦
♦
♦
♦
♦
交付的IP核的更新，未成年人
和主要版本变化
交付的文档更新
电话&电子邮件支持
许可
可理解性和明确的许可
没有专利费的方法使使用的IP
核心容易和简单。
单设计
授权允许使用IP核
单身
FPGA
流
和
ASIC
实施。
无限的设计，一年
许可证允许
使用IP核在无限数量的FPGA
比特流和ASIC实现。
在IP核实例的所有案件数
的设计和数字内部制造
芯片是无限的。没有时间
除了限制
1年
牌照的地方
使用的时间被限制在12个月。
●
○
○
应用
ADDR
中央处理器
ALE
ADDR
LATCH
ADDR（ 2：0 ）
CLK
RST
D16550
BAUDCLK
RCLK
so
si
RTS
DTR
DSR
DCD
CTS
ri
大陶（ 7 ： 0 ）
达泰（ 7 ： 0 ）
we
rd
cs
INT
达泰（ 7 ： 0 ）
大陶（ 7 ： 0 ）
wr
rd
cs
INTR
RXRDY
TXRDY
out1
out2
EIA
DRIVERS
单设计许可证
VHDL ， Verilog源代码被称为高密度脂蛋白
来源
加密或纯文本EDIF网表称为
baudclken
RCLKEN
●
○
一年许可
只有加密的网络表
典型D16550和处理器的连接
在上图中所示。
●
○
○
无限设计许可证
HDL源代码
网表
●
从升级
http://www.DigitalCoreDesign.com
http://www.dcd.pl
本文档中提及的所有商标
是其各自所有者的商标。
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
