这部分是不推荐用于新设计
使用CY7C68300B EZ -USB AT2LP ™ USB2.0到ATA / ATAPI
桥新设计
CY7C68300A
引脚说明
（续）
SSOP QFN
针
引脚引脚名称
46
47
48
49
39
40
41
42
VBUS_PW
R_VALID
ARESET ＃
GND
RESET＃
针
TYPE
I
O / Z
GND
I
在启动时默认状态
输入
引脚说明
VBUS检测。
表示对CY7C68300A的VBUS
电源存在。
ATA复位。
地面上。
低电平有效复位。
复位整个芯片。这个引脚通常
通过100K电阻连接到VCC和GND到通过
0.1 μF电容，提供10 ms的复位。
V
CC
。连接到3.3V电源。
输入 - 如果CY7C68300A不
在MFG模式，轮询每20
启动后毫秒。如果低，
引脚SSOP 36-38 ， 41-45
47或引脚QFN 29-31 ，
34-38和40是三
说。
高电平有效。
ATA接口使能。允许ATA总线共享
与其它主机设备。设置ATA_EN = 1启用ATA
接口以进行正常操作。禁用ATA_EN三态
（高阻）的ATA接口，并停止ATA接口的状态
机器逻辑。
50
51
43
44
V
CC
ATA_EN
PWR
I
52
53
54
55
56
45
46
47
48
49
DD8
DD9
DD10
DD11
DD12
I / O
高阻
I / O
高阻
I / O
高阻
I / O
高阻
I / O
高阻
ATA数据位8 。
ATA数据位9 。
ATA数据位10 。
ATA数据位11 。
ATA数据位12 。
3.2
3.2.1
额外的引脚说明
DPLUS ， DMINUS
20pF
24MHz晶振
DPLUS和DMINUS是USB信号引脚，并且它们
应该连接到USB接口的D +和D-引脚。
因为它们在高频下，将USB信号进行操作
设计的布局时需要特殊考虑
PCB 。
3.2.2
SCL，SDA
20pF
时钟和数据引脚为我
2
C兼容接口应该是
连接到您的配置EEPROM和V
CC
通过
2.2K电阻。
3.2.3
XTALIN ， XTALOUT
图3-3 。 XTALIN ， XTALOUT图
可以在所有circum-正确检测ATA_EN信号
立场。该CY7C68300A会表现在以下
方式：
•如果ATA_EN转换到“0”在正常操作期间，该
CY7C68300A会断开USB拖放到
低功率模式。
•如果ATA_EN转换到'1'时，在低功率模式和
没有其他情况导致的低功耗状态时，
CY7C68300A将返回后复位状态，重新连接
到USB 。
•如果CY7C68300A已经在暂停和ATA_EN
过渡到“0”时， CY7C68300A将恢复只长
足以停止驱动ATA接口（高阻）和降
回到低功耗了。
•如果CY7C68300A已经在暂停和ATA_EN
转变到“1”时， CY7C68300A将恢复仅长
足以启动驱动ATA接口和下降到低
电源了。
该CY7C68300A需要24 MHz信号，以获得内部
时序。通常，一个24 MHz的并联谐振根本
模式晶体使用，但是从另一个24 MHz的方波
源也可以被使用。如果使用的是晶体，连接销
到XTALIN和XTALOUT ，并通过20 pF的电容
到GND 。如果备用时钟源时，将其应用到XTALIN
离开XTALOUT开放。
3.2.4
ATA_EN
ATA_EN允许与其他主设备的总线共享。环境
ATA_EN = 1启用ATA接口的正常运行。
设置ATA_EN = 0禁用（高阻）的ATA接口引脚
并删除了USB的CY7C68300A 。因为
CY7C68300A支持真正的低功耗USB挂起状态，
溶液中加入新的功能，以确保转换的
注意：
2.信号名称后面的＃号表示它是一个低电平有效的信号。
文件编号： 38-08031牧师* E
第21 5
CYPRESS [ CYPRESS SEMICONDUCTOR ]
