这部分是不推荐用于新设计
使用CY7C68300B EZ -USB AT2LP ™ USB2.0到ATA / ATAPI
桥新设计
CY7C68300A
并利用从CY7C68300A接收状态和数据
标准的USB协议。
该CY7C68300A的ATA / ATAPI接口连接到
大容量存储设备。一个4字节的缓冲区最大限度地ATA / ATAPI
通过因设备觅损失最小化数据传输速率
次。 ATA接口支持ATA PIO模式0,3 ,和4 ,
和超DMA模式2和4 。
设备初始化过程是可配置的,从而使
CY7C68300A初始化ATA / ATAPI设备,无需软件
干预。
3.0
3.1
引脚分配
引脚图
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
DD13
DD14
DD15
GND
NC
VCC
GND
IORDY
DMARQ
AVCC
XTALOUT
XTALIN
AGND
VCC
DPLUS
DMINUS
GND
VCC
GND
PU10K
版权所有
SCL
SDA
VCC
DD0
DD1
DD2
DD3
DD12
DD11
DD10
DD9
DD8
ATA_EN
VCC
RESET#
GND
ARESET #
VBUS_PWR_VALID
CS1#
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
EZ- USB AT2
CY7C68300A
56引脚SSOP
CS0#
DA2
DA1
DA0
INTRQ
VCC
DMACK #
DIOR #
DIOW #
GND
VCC
GND
DD7
DD6
DD5
DD4
图3-1 。 56引脚SSOP
文件编号: 38-08031牧师* E
第21 2