欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY7C68013A-128AXI 参数 Datasheet PDF下载

CY7C68013A-128AXI图片预览
型号: CY7C68013A-128AXI
PDF下载: 下载PDF文件 查看货源
内容描述: EZ- USB FX2LP USB微控制器,高速USB外设控制器 [EZ-USB FX2LP USB Microcontroller High-Speed USB Peripheral Controller]
分类和应用: 微控制器
文件页数/大小: 66 页 / 909 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY7C68013A-128AXI的Datasheet PDF文件第48页浏览型号CY7C68013A-128AXI的Datasheet PDF文件第49页浏览型号CY7C68013A-128AXI的Datasheet PDF文件第50页浏览型号CY7C68013A-128AXI的Datasheet PDF文件第51页浏览型号CY7C68013A-128AXI的Datasheet PDF文件第53页浏览型号CY7C68013A-128AXI的Datasheet PDF文件第54页浏览型号CY7C68013A-128AXI的Datasheet PDF文件第55页浏览型号CY7C68013A-128AXI的Datasheet PDF文件第56页  
CY7C68013A , CY7C68014A
CY7C68015A , CY7C68016A
示出了从属FIFO的定时关系
在使用IFCLK作为同步写入信号
同步时钟。该图说明了一个写
随后的3个字节突发写入,并承诺所有4个字节
短数据包使用PKTEND引脚。
在t = 0时,FIFO地址是稳定的且信号SLCS是
断言。 ( SLCS可能在某些应用中的低绑)注释
那件T
国家林业局
具有最小的25纳秒。这意味着,当IFCLK
在48 MHz的频率运行时,FIFO地址设置时间超过
一个IFCLK周期。
在t = 1时,外部主机/外设必须将该数据输出
值放到数据总线上以最小的建立时间t
SFD
前IFCLK的上升沿。
在t = 2 ,同时触发该信号。该SLWR必须满足设置
时间t
SWR
(从SLWR信号断言到上升时间
IFCLK的边缘),并且维持吨的最小保持时间
WRH
(时间
从IFCLK沿到SLWR信号的无效) 。
如果SLCS信号时,它必须被触发SLWR或
前SLWR是断言(该SLCS和SLWR信号必须
这两个被触发,才能启动有效的写状态) 。
而同时触发该信号,数据被写入到FIFO中,上
在IFCLK的上升沿, FIFO指针递增。
FIFO标志吨的延迟之后还更新
XFLG
上升时钟沿。
有应该满足的不特定的时序要求
与问候PKTEND信号,以触发SLWR
信号。 PKTEND可以断言与最后一个数据值或
此后。唯一的要求是,在设置时间t
SPE
的保持时间t
PEH
必须得到满足。在的情况下
提交的数据值的数量,包括最后一个值
写入FIFO 。在本实施例中,该数据值和
PKTEND信号同步于IFCLK的同一上升沿。
PKTEND也可以被断言在随后的时钟周期。该
FIFOADDR线应在PKTEND期间保持不变
断言。
虽然也有在不特定的时序要求
PKTEND断言,有一个特定的极端情况条件
在使用PKTEND提交一个单需要注意
字节/字包。额外的时序要求存在时,
在FIFO被配置在自动模式下运行,并且期望
送两包:全包(完全限定为数量
字节的FIFO会议AUTOINLEN寄存器中的级别设置)
犯自动执行一个短的一个字节或字
包犯手动使用PKTEND引脚。
在这种情况下,外部主机必须确保断言
PKTEND针之后至少一个时钟周期的上升沿,即
造成需要被移入的最后一个字节或字
前一个自动提交数据包(与数量的数据包
字节等于什么在AUTOINLEN寄存器设置) 。请参阅
有关此定时进一步的细节。
相同的事件序列也示为一个突发写入
和标有T = 0 〜5中的时间指示器。
对于突发模式, SLWR和SLCS留下断言
写入所需的所有数据值的整个持续时间。在这
猝发写模式,之后同时触发该信号,则在数据
FIFO数据总线写入到FIFO上的每个上升沿
IFCLK 。 FIFO指针被更新的每个上升沿
IFCLK 。在
后的4个字节被写入到
FIFO ,解除SLWR 。简短的4个字节的数据包即可
通过触发PKTEND信号,致力于主机。
文件编号: 38-08032牧师* V
第52页66