CY7C68013A ， CY7C68014A
CY7C68015A ， CY7C68016A
有应该满足的不特定的时序要求
激活PKTEND引脚来断言SLWR 。 PKTEND可
断言与最后一个数据值移入的FIFO或
此后。设置时间t
SPE
和保持时间t
PEH
必须是
会见。
虽然没有具体的时间要求为
PKTEND断言，有一个特定的极端情况条件
在使用PKTEND提交一个单字节需要注意
或字的数据包。还有一个额外的时序要求，即
需要得到满足时， FIFO被配置为自动运行
模式，两个数据包发送背靠背，要求：全
分组（全定义为字节FIFO中的会议数
水平， AUTOINLEN寄存器设置）自动提交
其次是手动犯短一个字节或字包
使用PKTEND引脚。在这种情况下，用户必须确保到
后上升沿触发PKTEND至少一个时钟周期
造成最后一个字节或字被读入前面的汽车
承诺包。
说明了这种情况。 X是
值的AUTOINLEN寄存器中被设置为当输入端点是
配置为在自动模式。
显示了这样一个场景：两个数据包被提交。
第一个包被自动提交时数
在FIFO中的字节数达到X（价值AUTOINLEN设置
寄存器）和所述第二1字节/字的短分组被
致力于采用手动PKTEND 。
注意，有间的至少一个IFCLK周期定时
PKTEND的断言和以前的最后一个字节的时钟
包（导致数据包被自动提交） 。
如果不遵循这一时机导致FX2无法发送
的一个字节或字的短分组。
图9-12 。 Slave FIFO同步写入序列和时序图
t
IFCLK
IFCLK
t
国家林业局
t
FAH
FIFOADR
＆ GT ; = T
SWR
＆ GT ; = T
WRH
SLWR
t
SFD
t
FDH
t
SFD
X-3
t
FDH
t
SFD
X-2
t
FDH
t
SFD
X-1
t
FDH
t
SFD
X
t
FDH
t
SFD
1
t
FDH
数据
X-4
至少有一个IFCLK周期
t
SPE
t
PEH
PKTEND
9.12 Slave FIFO异步数据包结束频闪
图9-13 。 Slave FIFO异步数据包结束选通脉冲时序图
t
PEpwh
PKTEND
t
PEpwl
FL AGS
t
XFLG
表27. Slave FIFO异步数据包结束频闪参数
参数
t
PEpwl
t
PWpwh
t
XFLG
描述
PKTEND脉冲宽度低
PKTEND脉冲宽度高
PKTEND到FLAGS输出传输延迟
民
50
50
–
最大
–
–
115
单位
ns
ns
ns
文件编号： 38-08032牧师* V
第48页66
CYPRESS [ CYPRESS SEMICONDUCTOR ]
