CY7C1380D ， CY7C1380F
CY7C1382D ， CY7C1382F
引脚德网络nitions
名字
A
0
, A
1
, A
IO
描述
输入 -
用于选择的地址位置中的一个地址输入。
取样的上升沿
如果同步ADSP或ADSC为低电平， CE的CLK
1
，CE
2
和CE
3 [2]
采样活跃。 A1 ： A0
被馈送到2位计数器..
输入 -
字节写选择输入，低电平有效。
合格与BWE进行字节写入到SRAM中。
同步采样在CLK的上升沿。
输入 -
全局写使能输入，低电平有效。
当在CLK ，一个上升沿置位低
全球同步写操作进行的（所有字节写入，无论价值的BW
X
和BWE ） 。
输入 -
字节写使能输入，低电平有效。
采样在CLK的上升沿。此信号必须
同步低电平进行字节写操作。
输入 -
时钟
时钟输入。
用于捕获所有的同步输入到设备中。也用于递增
突发计数器时ADV为低电平时，一阵操作过程中。
BW
A
， BW
B
BW
C
， BW
D
GW
BWE
CLK
CE
1
输入 -
芯片使能1输入，低电平有效。
采样在CLK的上升沿。配合使用
同步CE认证和CE选择或取消选择该设备。 ADSP被忽略，如果CE为高电平。 CE采样
2
3
1
1
只有当一个新的外部地址被加载。
输入 -
芯片使能2输入，高电平有效。
采样在CLK的上升沿。配合使用
同步与CE
1
和CE
3
选择或取消选择该设备。 CE
2
被采样，只有当新的外部
地址被加载。
输入 -
芯片使能3输入，低电平有效。
采样在CLK的上升沿。配合使用
同步CE
1
和CE
2
选择或取消选择该设备。 CE
3
被采样，只有当一个新的外部地址
被加载。
输入 -
输出使能，异步输入，低电平有效。
控制的IO引脚的方向。当
异步低电平时， IO引脚用作输出。当拉高高， IO引脚为三态，并作为
输入数据引脚。 OE是在一个读周期的第一个时钟，从一个新兴的，当蒙面
取消选中状态。
输入 -
提前输入信号，采样CLK ，低电平有效的上升沿。
当断言，它
同步自动递增的猝发周期的地址。
输入 -
地址选通的处理器，采样CLK ，低电平有效的上升沿。
当
同步置为低电平，呈现给设备地址被捕获在地址寄存器中。 A1 ： A0
也被装入到该数据串计数器。当ADSP和ADSC都断言，只有ADSP是
认可。 ASDP被忽略时， CE
1
被拉高高。
输入 -
地址选通脉冲从控制器，采样CLK ，低电平有效的上升沿。
当
同步置为低电平，呈现给设备地址被捕获在地址寄存器中。 A1 ： A0
也被装入到该数据串计数器。当ADSP和ADSC都断言，只有ADSP是
认可。
输入 -
ZZ睡眠输入。
此高电平输入将器件置于一个非时间关键的睡眠状况
异步数据的完整性保护。正常工作时，该引脚为低电平或悬空。 ZZ
引脚具有内部上拉下来。
IO-
双向数据IO线。
作为输入，它们馈入，则触发芯片上的数据寄存器
同步由CLK的上升沿。作为输出，它们提供包含在存储位置中的数据
通过在读周期的前一个时钟的上升呈现的地址指定。该
销方向由OE控制。当OE是低电平时，引脚用作输出。
高电平时， DQS和DQP
X
被放置在一个三态条件。
电源
电源输入到该装置的核心。
CE
2 [2]
CE
3 [2]
OE
ADV
ADSP
ADSC
ZZ
的DQ ， DQP
X
V
DD
文件编号： 38-05543牧师* E
第30 6
CYPRESS [ CYPRESS SEMICONDUCTOR ]
