CY7C1370D
CY7C1372D
断言写使能输入（ WE）与选定的字节
写选择（ BW）输入将有选择地写，只在需要的
字节。字节写操作字节时没有选择将
保持不变。一个同步自定时写机制
已经提供了简化的写操作。字节写
能力已被列入以大大简化
读/修改/写序列，其可以减少到
简单的字节写操作。
由于CY7C1370D和CY7C1372D是常见的I / O
设备，数据不应该被驱入装置，同时
输出是活动的。输出使能（ OE ）可以被拉高
提交数据到DQ和DQP前高
（ DQ
A，B ， C，D
/ DQP
A，B ， C，D
对于CY7C1370D和DQ
A，B
/ DQP
A，B
为
CY7C1372D ）输入。这样做将三态输出驱动器。
为安全起见， DQ和DQP （ DQ
A，B ， C，D
/ DQP
A，B ， C，D
为
CY7C1370D和DQ
A，B
/ DQP
A，B
对于CY7C1372D ）是
在写入周期中的数据部分期间自动三态，
不管OE的状态。
突发写入访问
该CY7C1370D / CY7C1372D具有一个片上突发计数器
这使用户可以提供一个单独的地址的能力，并
进行多达四个WRITE操作，而不重新确立了
地址输入。 ADV / LD必须驱动为低电平以加载
最初的地址，如单次写入访问描述
部分上方。当ADV / LD驱动为高电平上之后，又
quent时钟上升沿，芯片使能（ CE
1
，CE
2
和CE
3
）和
WE输入被忽略，突发计数增加。
正确的带宽（BW
A，B ， C，D
对于CY7C1370D和BW
A，B
为
CY7C1372D ）输入必须在突发的每个周期被驱动
写文章是为了将数据写入正确的字节数。
睡眠模式
ZZ的输入引脚是一个异步输入。断言ZZ
放置的SRAM中一个节电“睡眠”模式。两
时钟周期都需要从这个“休眠”进入或退出
模式。在此模式下，数据的完整性是有保证。
访问时进入“睡眠”模式挂起并不是
认为是有效的，也不是完成操作
保证。该设备必须在进入之前，取消
在“睡眠”模式。 CE
1
，CE
2
和CE
3
，必须保持非活动状态
在t的持续时间
ZZREC
之后， ZZ输入返回低电平。
交错突发地址表
（ MODE =浮动或V
DD
)
第一次
地址
A1,A0
00
01
10
11
第二
地址
A1,A0
01
00
11
10
第三
地址
A1,A0
10
11
00
01
第四
地址
A1,A0
11
10
01
00
线性突发地址表（ MODE = GND）
第一次
地址
A1,A0
00
01
10
11
第二
地址
A1,A0
01
10
11
00
第三
地址
A1,A0
10
11
00
01
第四
地址
A1,A0
11
00
01
10
ZZ模式电气特性
参数
I
DDZZ
t
ZZS
t
ZZREC
t
ZZI
t
RZZI
描述
休眠模式下的待机电流
设备操作ZZ
ZZ恢复时间
ZZ积极睡觉电流
ZZ无效退出休眠电流
测试条件
ZZ
＆ GT ;
V
DD
−
0.2V
ZZ
＆ GT ;
V
DD
−
0.2V
ZZ
＆ LT ;
0.2V
此参数被采样
此参数被采样
0
2t
CYC
2t
CYC
分钟。
马克斯。
80
2t
CYC
单位
mA
ns
ns
ns
ns
文件编号： 38-05555牧师* ˚F
第8页28
CYPRESS [ CYPRESS SEMICONDUCTOR ]
