CY7C1370C
CY7C1372C
在SRAM中，并且不能预加载的输入或输出缓冲区。该
SRAM不实现1149.1指令EXTEST或
INTEST或SAMPLE / PRELOAD的预紧力部分;
而它执行的输入和输出环时的捕捉
这些指令被执行。
指令在加载到TAP控制器
按住Shift -IR时，指令寄存器处于中间状态
TDI和TDO 。在这种状态下，指令被移位
通过指令通过TDI和TDO管脚寄存器。
执行该指令一旦被移入时， TAP
控制器需要移动到更新-IR状态。
EXTEST
EXTEST是一个强制性1149.1指令，就是要
每当指令寄存器载入所有执行
0。 EXTEST未在TAP控制器实现的，并
因此该设备不兼容的1149.1标准。
TAP控制器会识别全0的指令。当
一个EXTEST被加载到指令寄存器，
SRAM的回应，仿佛一个SAMPLE / PRELOAD指令
已被加载。这两者之间的一个区别
指令。不同的是SAMPLE / PRELOAD指令，
EXTEST会将SRAM的输出高阻状态。
IDCODE
IDCODE指令导致供应商特定的32位代码
被加载到指令寄存器中。它还会将
之间的TDI和TDO引脚，允许指令寄存器
该IDCODE被移出设备时， TAP
控制器进入Shift-DR状态。 IDCODE指令
在上电时被加载到指令寄存器或
每当TAP控制器给出一个测试逻辑复位状态。
SAMPLE Z
该SAMPLE Z指令导致边界扫描寄存器
要连接的TDI和TDO引脚时， TAP
控制器处于Shift-DR状态。它还会将所有SRAM输出
进入高阻状态。
采样/预
SAMPLE / PRELOAD是1149.1强制性指令。该
该指令的预紧力部分没有实现，因此
在TAP控制器不能完全1149.1兼容。
当SAMPLE / PRELOAD指令加载到
指令寄存器和TAP控制器处于Capture -DR
状态下，对输入数据和输出引脚的快照是
捕捉到边界扫描寄存器。
用户必须意识到， TAP控制器时钟只能
工作在频率高达10 MHz ，而SRAM时钟
经营超过幅度快一个数量级。因为
还有，在时钟频率有很大差异，这是
可能是在Capture-DR状态，输入或输出
将进行过渡。那么TAP可以尝试捕捉
信号，而在过渡（稳态） 。这不会伤害
该设备，但也不能保证作为对值，该值将
被捕获。可重复的结果可能是不可能的。
为了保证边界扫描寄存器将捕获
的信号的正确值， SRAM的信号必须稳定
足够长的时间，以达到TAP控制器的捕获设置了加
保持时间（T
CS
和T
CH
） 。 SRAM的时钟输入可能不
正确地捕捉到，如果没有办法在一个设计停止（或
一个SAMPLE / PRELOAD指令时慢）的时钟。如果这
是一个问题，它仍然是可能的以捕获所有的其它信号和
简单地忽略的CK和CK ＃在捕捉到的值
边界扫描寄存器。
一旦数据被捕获，能够通过移出数据
把TAP进入Shift-DR状态。这会将
TDI和TDO引脚之间的边界扫描寄存器。
注意，由于该命令的预紧力的部分是不
实施，将TAP进入更新到
更新- DR状态，同时进行采样/预装
指令将具有相同的效果暂停-DR的
命令。
绕行
当BYPASS指令，在指令加载
注册和TAP置于Shift-DR状态，旁路
注册置于之间的TDI和TDO引脚。该
利用BYPASS指令的是，它缩短了
当多个设备被连接的边界扫描路径
同时在电路板上。
版权所有
这些指令不落实，但可以留作
将来使用。不要使用这些指令。
文件编号： 38-05233牧师* D
第11页共27
CYPRESS [ CYPRESS SEMICONDUCTOR ]
