CY7C1360B
CY7C1362B
CY7C1360B引脚定义
（续）
名字
V
SSQ
TQFP
3-Chip
启用
TQFP
2-Chip
启用
BGA
-
FBGA
-
I / O
I / O接地
描述
地面的I / O电路。
5,10,21,26, 5,10,21,26,
55,60,71, 55,60,71,
76
76
V
DDQ
4,11,20,27 ， 4,11,20,27 ，A 1， F 1 ，J 1 ，C 3， C 9 ，D3
54,61,70, 54,61,70,
M1 ， U1 ， D9 ， E3 ， E9 ，女
77
77
A7 ，F7， J7 ，3， F 9 ，G3
M7,U7
G9,J3,J9,
K3,K9,L3,
L9,M3,M9,
N3,N9
31
31
R3
R1
I / O电源
供应
电源为I / O电路。
模式
输入 -
STATIC
选择爆秩序。
当连接至GND选择
线性突发序列。当连接到V
DD
或左
选择浮动交错突发序列。这是
一个带针，并应保持设备在静态
操作。模式引脚具有内部上拉电阻。
TDO
-
-
U5
P7
JTAG串行
串行数据输出到JTAG电路。
提供数据
在TCK的下降沿。如果JTAG功能是
产量
同步没有被利用，该引脚应断开。
该引脚上没有TQFP封装。
JTAG串行
串行数据，在到JTAG电路。
采样的
TCK上升边缘。如果JTAG功能是不是被
输入
同步利用，该引脚可断开或连接
到V
DD
。该引脚上没有TQFP封装。
JTAG串行
串行数据，在到JTAG电路。
采样的
输入
TCK上升边缘。如果JTAG功能是不是被
同步利用，该引脚可断开或连接
到V
DD
。该引脚上没有TQFP封装。
JTAG时钟
时钟输入JTAG的电路。
如果JTAG
不被使用的功能，该引脚必须
连接到V
SS
。该引脚上没有TQFP
包。
-
未连接。
内部没有连接到芯片
TDI
-
-
U3
P5
TMS
-
-
U2
R5
TCK
-
-
U4
R7
NC
14,16,66,
42,39,38
B1,C1,
14,16,38,
39,42,43中，R1， T1，T2
J3,D4,
66,
L4,5J,5R,
6T,6U,
B7,C7,
R7
A11,B1,C2,
C10,H1,H3,
H9,H10,
N2,N5,N7,
N10,P1,A1,
B11,P2,R2,
N6
文件编号： 38-05291牧师* C
第8页34
CYPRESS [ CYPRESS SEMICONDUCTOR ]
