CY7C1360B
CY7C1362B
CY7C1360B引脚定义
（续）
名字
ADSP
TQFP
3-Chip
启用
84
TQFP
2-Chip
启用
84
BGA
A4
FBGA
B9
I / O
描述
输入 -
从处理器的地址选通，采样
同步
CLK的上升沿时，低电平有效。
当
低电平时，地址提供给该装置
被捕获在地址寄存器中。一
1
, A
0
是
还装入串计数器。当ADSP和
ADSC都断言，只有ADSP是公认的。
ASDP被忽略时， CE
1
被拉高高。
输入 -
地址选通脉冲从控制器，采样到
同步
CLK的上升沿，低电平有效。
当断言
提供给该装置低电平，地址是
捕获在地址寄存器中。一
1
, A
0
还
加载到该数据串计数器。当ADSP和
ADSC都断言，只有ADSP是公认的。
输入 -
Asynchro-
常识
ZZ “休眠”输入，高电平有效。
当断言
在高处的设备非时间关键
“休眠”状态与数据的完整性保护。为
正常工作时，该引脚为低电平或左
浮动。 ZZ引脚具有内部上拉下来。
ADSC
85
85
B4
A8
ZZ
64
64
T7
H11
的DQ ，
DQPs
52,53,56,
57,58,59,
62,63,68,
69,72,73,
74,75,78,
79,2,3,6,7,
8,9,12,13,1
8,19,22,
23,24,25,
28,29,51,
80,1,30
52,53,56,
57,58,59,
62,63,68,
69,72,73,
74,75,78,
79,2,3,6,7,
8,9,12,13,1
8,19,22,
23,24,25,
28,29,51,
80,1,30
K6,L6,
M6,N6,
K7,L7,
N7,P7,
E6,F6,
G6,H6,
D7,E7,
G7,H7,
D1,E1,
G1,H1,
E2,F2,
G2,H2,
K1,L1,
N1,P1,
K2,L2,
M2,N2,
P6,D6,
D2,P2
I / O-
双向数据I / O线。
作为输入使用时，它们喂
M11,L11,
K11 ， J11 ，同步到芯片上的数据的寄存器，由触发
上升CLK的边缘。为输出，他们提供的数据
J10,K10,
包含在由所指定的存储器位置
L10,M10,
在过去时钟的上升呈现地址
D10,E10,
F10,G10,
的读周期。引脚的方向
D11,E11,
通过OE控制。当OE是低电平时，
F11,G11,
引脚用作输出。高电平时， DQS和
D1,E1,F1,
DQP
X
被放置在一个三态条件。
G1,D2,E2,
F2,G2,J1,
K1,L1,M1,
J2,K2,L2,
M2,N11,
C11,C1,N1
V
DD
15,41,65,
91
15,41,65,
91
J 2 ，C 4， J4 ，D4， D8 ，E4电源
电源输入到该装置的核心。
R4,J6
E8,F4,F8,
G4,G8,H4,
H8,J4,J8,
K4,K8,L4,
L8,M4,M8
D3,E3,
F3,H3,
K3,M3,
N3,P3,
D5,E5,
F5,H5,
K5,M5,
N5,P5
C4,C5,C6,
C7,C8,D5,
D6,D7,E5,
E6,E7,F5,
F6,F7,G5,
G6,G7,H2,
H5,H6,H7,J
5,J6,J7,
K5,K6,K7,
L5,L6,L7,
M5,M6,M7,
N4,N8
地
地面的装置的核心。
V
SS
17,40,67,
90
17,40,67,
90
文件编号： 38-05291牧师* C
第34 7
CYPRESS [ CYPRESS SEMICONDUCTOR ]
