1CY7C1347
CY7C1347B
128K ×36的同步流水线高速缓存RAM
特点
•支持100 -MHz的总线Pentium和PowerPC ™
零等待状态操作
•完全注册的输入和输出管线能操作
ATION
• 128K由36个通用I / O架构
• 3.3V核心供电
• 2.5V / 3.3V的I / O操作
•快速时钟到输出时间
- 3.5纳秒（ 166 - MHz器件）
- 4.0纳秒（ 133 - MHz器件）
•
•
•
•
•
•
•
- 5.5纳秒（ 100 - MHz器件）
用户可选的突发计数器支持Intel养老金
氚交错或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
JEDEC标准的100引脚排列TQFP
“ ZZ ”睡眠模式选项和停止时钟选项
可在工业和商业温度
范围
该CY7C1347B I / O引脚可以在任的2.5V或操作
3.3V电平，在I / O引脚3.3V宽容当V
DDQ
= 2.5V.
所有同步输入通过输入寄存器控制
通过在时钟的上升沿。所有数据输出通过
输出寄存器的时钟的上升沿来控制。 MAX-
从时钟的上升imum接入时延是3.5纳秒（ 166 - MHz的
装置） 。
该CY7C1347B支持或者交错突发SE-
quence使用的Intel Pentium处理器或线性猝发
序所使用的处理器，如PowerPC的。爆
序列是通过MODE引脚选择。访问即可
通过确认该处理器的地址选通脉冲启动
（ ADSP ）或控制器地址选通（ ADSC ）在时钟的上升。
通过突发序列地址的进步所配置
由ADV输入控制。 2位片上环绕爆
计数器捕获所述第一地址中的一个脉冲串序列和
自动递增地址突发的其余部分
访问。
字节写操作均合格的四个字节写入
选择（ BW
[3:0]
）输入。全局写使能（ GW ）覆盖
所有写字节输入和写入数据到所有的四个字节。所有的写操作
带有片上同步自定时写税务局局长的进行
cuitry 。
三个同步片选（ CE
1
，CE
2
，CE
3
）和一个
异步输出使能（OE ）为方便银行SE-
经文和输出三态控制。为了提供prop-
在深度扩展器的数据， OE是在第一屏蔽
从取消选择状态，当出现一个读周期的时钟。
功能说明
该CY7C1347B是3.3V ， 128K 36同步流水线
SRAM缓存设计，支持零等待状态的二次
高速缓存以最小的胶合逻辑。
逻辑框图
CLK
ADV
ADSC
ADSP
A
[16:0]
GW
BWE
BW
3
BW
2
BW
1
BW
0
CE
1
CE
2
CE
3
模式
(A
[1;0]
) 2
BURST Q
0
CE计数器
Q
1
CLR
Q
地址
CE注册
D
15
17
17
15
ð DQ [31:24] ， DP [ 3 ]问
BYTEWRITE
注册
ð DQ [23:16] ， DP [ 2 ] Q
BYTEWRITE
注册
ð DQ [15：8 ] ，DP [1 ]问
BYTEWRITE
注册
ð DQ [ 7 ： 0 ] ， DP [ 0 ]问
BYTEWRITE
注册
D
ENABLE CE
注册
Q
128KX36
内存
ARRAY
36
36
D使能延时Q
注册
OE
ZZ
睡觉
控制
产量
注册
CLK
输入
注册
CLK
DQ
[31:0]
DP
[3:0]
Pentium和Intel是Intel Corporation的注册商标。
PowerPC是IBM公司的注册商标。
赛普拉斯半导体公司
•
3901北一街
•
圣荷西
•
CA 95134
•
408-943-2600
2001年3月11日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
