欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY7C1325B-100AC 参数 Datasheet PDF下载

CY7C1325B-100AC图片预览
型号: CY7C1325B-100AC
PDF下载: 下载PDF文件 查看货源
内容描述: 256K ×18的同步3.3V高速缓存RAM [256K x 18 Synchronous 3.3V Cache RAM]
分类和应用: 内存集成电路静态存储器
文件页数/大小: 17 页 / 340 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY7C1325B-100AC的Datasheet PDF文件第5页浏览型号CY7C1325B-100AC的Datasheet PDF文件第6页浏览型号CY7C1325B-100AC的Datasheet PDF文件第7页浏览型号CY7C1325B-100AC的Datasheet PDF文件第8页浏览型号CY7C1325B-100AC的Datasheet PDF文件第10页浏览型号CY7C1325B-100AC的Datasheet PDF文件第11页浏览型号CY7C1325B-100AC的Datasheet PDF文件第12页浏览型号CY7C1325B-100AC的Datasheet PDF文件第13页  
CY7C1325B
开关特性
在整个工作范围
[10]
-117
参数
t
CYC
t
CH
t
CL
t
AS
t
AH
t
CDV
t
DOH
t
ADS
t
ADH
t
WES
t
WEH
t
ADVS
t
ADVH
t
DS
t
DH
t
CES
t
CEH
t
CHZ
t
CLZ
t
EOHZ
t
EOLZ
t
EOV
时钟周期时间
时钟高
时钟低
地址建立CLK兴起之前
地址保持CLK崛起后
数据输出有效CLK上升后
数据输出保持CLK上升后
ADSP ADSC建立CLK兴起之前
,
ADSP ADSC保持CLK崛起后
,
BWS
[1:0]
, GW , BWE建立CLK兴起之前
BWS
[1:0]
, GW , BWE举行CLK崛起后
ADV建立CLK兴起之前
ADV保持CLK崛起后
数据输入建立CLK兴起之前
数据输入保持CLK上升后
芯片使能建立
芯片使能保持CLK崛起后
时钟到高阻
[11, 12]
时钟为低-Z
[11, 12]
OE高到输出高阻
[11, 13]
OE低到输出低-Z
OE低到输出有效
[11, 13]
-100
马克斯。
分钟。
10
4.0
4.0
2.0
0.5
7.5
8.0
2.0
2.0
0.5
2.0
0.5
2.0
0.5
2.0
0.5
2.0
0.5
3.5
3.5
0
3.5
3.5
0
3.5
3.5
马克斯。
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
分钟。
8.5
3.0
3.0
2.0
0.5
2.0
2.0
0.5
2.0
0.5
2.0
0.5
2.0
0.5
2.0
0.5
0
0
注意事项:
10.除非另有说明,测试条件假定为2.5毫微秒或更少的信号的过渡时间,定时1.25V的参考等级,为0的输入脉冲电平为2.5V ,并
指定I的输出负载
OL
/I
OH
和负载电容。示出在(a)和交流测试负载的( b)所示。
11. t
CHZ
, t
CLZ
, t
EOHZ
和叔
EOLZ
被指定采用5 pF的负载电容在交流测试负载(b)部分。过渡测
±
200毫伏的稳定状态
电压。
12.在任何给定的电压和温度,叔
CHZ
(最大)小于吨
CLZ
(分钟) 。
13.这个参数进行采样,而不是100 %测试。
9