Ultra37000 CPLD系列
速箱
设备
CY37032V
CY37064V
CY37128V
CY37192V
CY37256V
CY37384V
CY37512V
器件封装发售& I / O数
44-
领导
TQFP
44-
领导
CLCC
48-
领导
FBGA
84-
领导
CLCC
100-
领导
TQFP
100-
领导
FBGA
160-
领导
TQFP
160-
领导
CQFP
208-
领导
PQFP
208-
领导
CQFP
256-
领导
BGA
256-
领导
FBGA
352-
领导
BGA
37
37
37
37
37
69
69
69
69
85
133
125
133
133
165
165
165
逻辑块
逻辑块是Ultra37000的基本构建块
架构。它由一个乘积项阵列，智能
乘积项分配器， 16个宏单元，和一个数字I / O的
细胞。 I / O单元的数量取决于设备上
使用。请参阅
图1
为框图。
产品期限阵列
每个逻辑块设有一个72× 87的可编程产品
项阵列。该阵列接受来自PIM ， 36输入端，
从宏蜂窝反馈和器件引脚起源。活跃
所有这些输入的低电平和高电平有效版本
生成以创建完整的72个输入字段。 87个产品
阵列中的术语可以从任何的72的输入来创建。
在87项产品中，80是一般用途的
将16个宏单元中的逻辑块。四，其余的
在逻辑块7的乘积项输出使能（ OE ）
产品条款。每个OE乘积项最多控制
8的16个宏单元的并且是可选择的对个人
宏单元的基础。换句话说，每一个I / O元件可以选择
两个OE产品而言，以控制输出1之间
缓冲区。第2这四个OE产品而言是
提供给I / O宏单元中的逻辑块的上半部分。
其他两个OE产品而言是可用的下半部
在一个逻辑块的I / O宏单元。
在每个逻辑块接下来的两个乘积项是专门
异步设置和异步复位乘积项。该
最终产物术语是乘积项时钟。定，复位， OE
和产品长期时钟的极性控制，实现OR
函数在整个数组一次。
165
197
197
197
269
269
197
设备
CY37032V
CY37064V
CY37128V
CY37192V
CY37256V
CY37384V
CY37512V
400-
领导
FBGA
200
167
154
143
X
X
X
X
X
X
X
125
100
X
X
X
X
X
X
X
83
66
Ultra37000家庭结构概述
可编程互连矩阵
在PIM由一个完全的全球路由矩阵的
从I / O管脚和反馈从逻辑块的信号。该
PIM提供了非常强大的互联互通，以避免装修
和密度的限制。
输入到PIM包括所有的I / O和专用输入引脚
从逻辑块内的所有宏小区的反馈。该
与引脚数和数量的PIM投入数量增加
逻辑块。来自PIM的输出信号路由到
适当的逻辑块数。每个逻辑块接收36
来自PIM和它们的互补输入端，允许32位
操作可以在单程通过实施
装置。输入的宽号码给逻辑块也
提高了Ultra37000家族的路由能力。
PIM的一个重要特点是它的简单的定时。该propa-
通过PIM gation延迟是占在定时
规格为每一个设备。没有额外的延迟为
通过PIM旅行。事实上，所有的输入通过旅行
PIM 。其结果是，不存在路径依赖的定时参
ETERS上Ultra37000设备。最坏情况下的PIM延误
在所有适当的Ultra37000规范中。
通过PIM路由的信号是完全不可见的
用户。所有的路由软件，没有手来完成路由
是必要的。
经
和第三方开发包
自动将设计为Ultra37000家庭在
此事分钟。的最后，丰富的布线资源
Ultra37000家庭容纳最后一分钟的变化逻辑
同时保持固定的引脚分配。
文件编号： 38-03007牧师* C
第62 3
CYPRESS [ CYPRESS SEMICONDUCTOR ]
