CY2305
CY2309
表2.引脚说明为CY2309
针
13
14
15
16
V
DD
CLKA3
CLKA4
CLKOUT
信号
3.3V电源
缓冲时钟输出， A银行
缓冲时钟输出， A银行
缓冲输出，在这个引脚内部反馈
描述
选择输入解码为CY2309
S2
0
0
1
1
S1
0
1
0
1
时钟A1〜A4
三态
驱动的
驱动的
驱动的
时钟B1〜B4
三态
三态
驱动的
驱动的
CLKOUT
驱动的
驱动的
驱动的
驱动的
输出源
PLL
PLL
参考
PLL
PLL关闭
N
N
Y
N
图3. REF 。输入CLKA / CLKB延迟 - CLKOUT和CLKA / CLKB引脚之间的差异加载
零延迟和偏移控制
所有的输出必须被均匀地加载，实现零延迟的输入和输出之间。由于CLKOUT引脚是内部
反馈到PLL ，它的相对负载可调节的输入 - 输出延迟。这示于上述的图。
对于需要零输入输出延时的应用，所有的输出，包括CLKOUT ，必须平等地加载。即使CLKOUT不
用过的，它必须有一个容性负载，等同于其他的输出，以获得零输入 - 输出延迟。如果输入到输出的延迟
调整是必需的，用上面的曲线图，计算之间的CLKOUT引脚与其它输出负载的差异。
对于零输出，输出偏斜时，一定要加载的所有输出一样。欲了解更多信息，请参考应用笔记题为“ CY2305
和CY2309作为PCI和SDRAM缓冲区“ 。
笔记
4.该输出被驱动并具有用于PLL的内部反馈。在此输出上的负载可以被调节以改变基准和输出之间的偏移。
文件编号： 38-07140牧师* I
第15 3
CYPRESS [ CYPRESS SEMICONDUCTOR ]
