CY2273A
实际的时钟频率值
时钟输出
CPUCLK
CPUCLK
CPUCLK
CPUCLK
USBCLK
目标
频率
(兆赫)
66.67
60.0
75.0
83.33
48.0
实际
频率
(兆赫)
66.654
60.0
75.0
83.138
48.008
0
0
–1947
167
PPM
–195
•输出阻抗: 25Ω (典型值)测量1.5V
电源管理逻辑
[3]
- 主动当MODE引脚保持“低”
CPU_STOP
X
0
0
1
1
PCI_STOP PWR_DWN
X
0
1
0
1
0
1
1
1
1
CPUCLK
低
低
低
低
低
三十零分之三十三兆赫
PCICLK
PCICLK_F
停止
运行
运行
运行
运行
其他
钟
停止
运行
运行
运行
运行
OSC 。
关闭
锁相环
关闭
运行运行
运行运行
运行运行
运行运行
60/66/75/83 MHz低
60/66/75/83兆赫30/33/30/33兆赫
串行配置地图
•串行位将通过在下面的时钟驱动器中读取
顺序:
字节0 - 位7 , 6,5 ,4, 3,2, 1,0
字节1 - 位7 , 6,5 ,4, 3,2, 1,0
.
.
字节的N - 位7 , 6,5 ,4, 3,2, 1,0
•保留,未使用的位应设定为“0” 。
• I
2
为CY2273 C类地址是:
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
----
字节0 :功能和频率选择时钟
寄存器( 1 =启用, 0 =禁用)
位
针#
描述
(保留)开车到'0'
(保留)开车到'0'
(保留)开车到'0'
(保留)开车到'0'
(保留)开车到'0'
(保留)开车到'0'
第1位
1
1
0
0
位0
1 - 三态
0 - N / A
1 - 测试模式
0 - 正常运行
第7位 -
第6位 -
第5位 -
第4位 -
第3位 -
第2位 -
第1位 -
位0
选择功能
输出
功能说明
三态
测试模式
[5]
只有-2
REF
高阻
TCLK
IOAPIC
高阻
TCLK
USBCLK
高阻
TCLK/2
AGP
高阻
TCLK/2
中央处理器
高阻
TCLK/2
[4]
PCI , PCI_F
高阻
TCLK/4
SDRAM
高阻
TCLK/2
注意事项:
3. AGP时钟驱动的PCICLK5和PCICLK4在-2选项。这些时钟的行为类似于PCICLK_F输出,因为它们是自由运行和停止
只有当PWR_DWN引脚置位。的AGP时钟频率的函数表,如图所示。
在XTALIN针在测试模式下提供4 TCLK 。
5.仅对SEL1 = 0 。
4