CY2273A
开关特性的CY2273A - 4
[8]
在整个工作范围
参数
t
1
t
2
t
2
产量
所有
CPUCLK
SDRAM
PCI ， REF0 ，
USB
CPUCLK
CPUCLK
CPUCLK
CPUCLK ，
PCICLK
CPUCLK ，
SDRAM
PCICLK ，
PCICLK
CPUCLK ，
SDRAM
PCICLK
CPUCLK ，
PCICLK ，
SDRAM
描述
输出占空比
[9]
CPU时钟的上升和
下降沿率
的SDRAM ，PCI REF0 ，
USB时钟的上升和
下降沿率
CPU时钟上升时间
CPU时钟下降时间
CPU - CPU时钟偏移
CPU -PCI时钟偏移
CPU -SDRAM时钟
SKEW
PCI - PCI时钟偏移
循环周期时钟抖动
循环周期时钟抖动
循环周期时钟抖动
开机时间
测试条件
t
1
= t
1A
÷
t
1B
与0.4V和2.0V ，V
DDCPU
= 2.5V
0.4V和2.4V之间
分钟。
45
0.75
0.85
典型值。
50
1.0
1.0
马克斯。
55
4.0
4.0
单位
%
V / ns的
V / ns的
t
3
t
4
t
5
t
6
t
7
t
8
t
10
t
10
t
10
t
11
与0.4V和2.0V ，V
DDCPU
= 2.5V
与2.0V和0.4V ，V
DDCPU
= 2.5V
测量1.25V
测量1.25V为2.5V时钟，
以1.5V为3.3V时钟
测量1.25V为2.5V时钟，
以1.5V为3.3V时钟
测量1.5V
测量1.25V ，V
DDCPU
= 2.5V
测量1.5V
测量1.5V
CPU ， PCI ， AGP ，和SDRAM时钟台站
从加电到bilization
0.4
0.4
100
2.13
2.13
250
1200
650
500
650
650
1200
3
ns
ns
ps
ps
ps
ps
ps
ps
ps
ms
时序要求的我
2
C总线
参数
t
12
t
13
t
14
t
15
t
16
t
17
t
18
SCLK时钟频率
时间总线必须是自由的前一个新的传输开始
保持时间启动条件。在此期限之后，产生第一个时钟脉冲。
时钟的低电平周期。
时钟的高周期。
建立时间启动条件。 （仅与重复启动条件。 ）
数据保持时间
对于CBUS兼容的主人。
对于我
2
C器件
数据输入建立时间
无论上升SDATA和SCLK输入时间
秋季两个SDATA和SCLK输入时间
SE-时间为停止条件
4.0
描述
分钟。
0
4.7
4
4.7
4
4.7
5
0
250
1
300
ns
µs
ns
µs
马克斯。
100
单位
千赫
µs
µs
µs
µs
µs
µs
t
19
t
20
t
21
t
22
开关波形
占空比时序
t
1A
t
1B
9
CYPRESS [ CYPRESS SEMICONDUCTOR ]
