CY22393
CY22394
CY22395
ADDR
4CH
4DH
4EH
4FH
50H
51H
52H
53H
54H
55H
56H
57H
DIVSEL
PLL1_En
111
DIVSEL
PLL1_En
110
DIVSEL
PLL1_En
101
DIVSEL
PLL1_En
S2
(1,0)
100
b7
b6
b5
b4
b3
b2
b1
b0
PLL1_Q [7 ：0]的
PLL1_P [7 ：0]的
PLL1_LF [2 ：0]的
PLL1_Q [7 ：0]的
PLL1_P [7 ：0]的
PLL1_LF [2 ：0]的
PLL1_Q [7 ：0]的
PLL1_P [7 ：0]的
PLL1_LF [2 ：0]的
PLL1_Q [7 ：0]的
PLL1_P [7 ：0]的
PLL1_LF [2 ：0]的
数据帧
每一个新的数据帧是由一个起动指示和停止
序，如图
图4中。
启动顺序 - 起始帧由SDAT变低指示
当SCLK为高。一开始信号发出，接下来的每一次
8位的数据必须是器件地址（ 7位）和一个R / W
位，随后的寄存器地址（8位）和数据寄存器
（ 8比特）。
停止序列 - 停止帧是由SDAT变为高电平表示
当SCLK为高。一个停止帧释放总线写入
在同一总线或写入另一个随机对另一部分
寄存器地址。
应答脉冲
在写模式的CY22393 ， CY22394和CY22395会
回应每8位一个应答脉冲。这
由N个时拉SDAT线为低电平来实现* 9
th
时钟周期，如图
图5中。
（N =字节数
传输） 。在读取模式后，应答脉冲
数据包被发送由主机产生。
PLL1_PO
PLL1_P [9：8 ]
PLL1_PO
PLL1_P [9：8 ]
PLL1_PO
PLL1_P [9：8 ]
PLL1_PO
PLL1_P [9：8 ]
串行编程接口（ SPI ）协议
和时序
该CY22393 ， CY22394和CY22395采用2串线
工作频率高达400千比特/秒接口SDAT和SCLK
读或写模式。基本写入串行格式
如下所示：
起始位; 7位器件地址（ DA ） ; R / W位;从时钟
应答（ACK ） ; 8位内存地址（ MA） ; ACK ; 8位
数据; ACK ; 8位数据中的MA +如果需要1; ACK ;在8位数据
MA + 2 ; ACK ;等等，直到停止位。基本串行格式
所示
图2中。
默认的启动条件为CY22393 / 95分之94
每个设备的默认（设定）的条件是
一般由分销商，谁将会对器件进行编程设置
利用生产客户指定的JEDEC文件
CyClocksRT ，赛普拉斯专有的开发软件。
部分发运的工厂都是空白和未编程。在
这种情况下，所有位都被设置为0 ，所有的输出三态，
和晶振电路被激活。
虽然用户可以自己开发的子程序进行编程的任何
或所有单独的寄存器，如在下面描述的
页，它可以更容易地简单地使用CyClocksRT以产生
所需的寄存器设置文件。
设备地址
设备地址是在构造一个7位的值
现场编程。通过编程不同的设备
地址，两个或多个部分可以被连接到串行
接口和独立控制。设备地址
结合了一个读/写位为LSB ，并且之后发送
每一个起始位。
默认的串行接口地址为69H ，而应该有
与系统中的其他设备发生冲突，这样可以
还使用CyClocksRT改变。
数据有效
数据有效时，时钟为高，并且可能仅跃迁
当在时钟为低时，如图tioned
网络连接gure 3 。
写操作
写入单个字节
一次有效的写操作必须有一个完整的8位寄存器地址
从主，这是器件地址后，
其次是从从（ ACK = 0 /低）应答位。
接下来的8位必须包含用于数据字
存储。当接收到的数据字之后，该从动装置响应
另一个应答位（ ACK = 0 /低） ，而主
必须以停止条件写序列。
写入多个字节
为了写多个字节的时间，主做
不是结束与停止条件写序列。相反，该
主机可以发送数据的多个连续的字节数是
存储。每个字节后，从机与响应
应答位，就像第一个字节后，并将接受
数据直至确认位被停止响应
条件。当接收多个字节， CY22393 ，
CY22394和CY22395内部递增的寄存器
地址。
文件编号： 38-07186牧师* B
第8页19
CYPRESS [ CYPRESS SEMICONDUCTOR ]
