C9835
电源管理时间
0ns
10ns
20ns
30ns
40ns
50ns
60ns
CPU 100 MHz的
3V66 66兆赫
PCI 33 MHz的
IOAPIC 33兆赫
PD ＃
SDRAM 100 MHz的
REF 14.3兆赫
VCH_CLK ， 48M （ 0,1）
图1 。
表3.电源管理电流
条件
掉电（ PD ＃ = LOW ）
CPU = 66 MHz的@最大负荷
CPU为100 MHz的@最大负荷
CPU = 133 MHz的@最大负荷
2.5V最大电流消耗
(V
DDC
= V
DDI
= 2.625)
= 1毫安
60毫安
75毫安
90毫安
3.3V最大电流消耗
(V
DD
= AV
DD
= V
DDS
= 3.465V)
= 1毫安
295毫安
295毫安
295毫安
以这样的方式启动，以保证在高脉冲
宽度为一个完整的脉冲。 PCI_F只有一个上升沿后发生
时钟控制逻辑电路被切换为CPU0输出到
成为启用/禁用。
PCI_STP ＃时序
PCI_STP ＃是输入到时钟发生器，并且由
同步于时钟驱动PCI_F输出。它是用来使
关闭PCI时钟为低功耗运行。 PCI时钟
停止在低电平状态，并开始以使得一个完整的高脉冲
宽度有保证。 PCI_F只有一个上升沿出现
后的时钟控制逻辑切换为PCI输出至
成为启用/禁用。
当退出掉电模式下，应用程序必须
供应电源V
DD
销前至少200毫秒
释放PD ＃引脚为高电平，以确保有序启动将
发生，并且，该装置产生的初始时钟
全面，正确地符合数据表中指定的相
关系。
CPU_STP ＃时序
CPU_STP ＃是输入到时钟发生器。 CPU_STP ＃是
由外部时钟控制逻辑异步置位
并在内部被同步到外部PCI_F输出。所有
其它时钟会继续运行，而CPU0时钟
禁用。在CPU0始终停止在低电平状态和
注意：
7.所有内部定时是参照CPU时钟。
8. CPU_STP ＃信号是由同步自由运行PCI_F输入信号。
如图9，图相对于133兆赫。类似的操作时， CPU为100 MHz 。
文件编号： 38-07303牧师**
第18页4
CYPRESS [ CYPRESS SEMICONDUCTOR ]
