C9835
表4组时序关系和公差
（续）
CPU = 66.6 MHz的SDRAM = 100 MHz的
CPU = 133.3MHz ， SDRAM = 133.3MHz
偏移量（ NS ）
CPU到SDRAM / DCLK
CPU为3V66
SDRAM / DCLK为3V66
3V66到PCI
PCI到IOAPIC
48M (0,1)
3.75
0
3.75
1.5–3.5
0
ASYNC
公差（ PS）
500
500
500
500
1000
不适用
是高电平表示一个数据传输周期的结束。数据
总是被作为完整的8位字节，在此之后的
确认信号。一个传输周期的第一个字节是
一个8位的地址。 LSB地址字节= 0在写入模式。
该设备将响应的数据的10个字节（最大）的传输。
该设备将生成一个应答信号（低电平）信号
SDATA下接收到每个字节。数据传送
MSB首先在100kbits / s的最高速率。该设备也将
响应于该设置它在读模式下的D3的地址。它会
不响应任何其他控制接口的条件下，与
以前设置控制寄存器保留。
当一个时钟驱动器放置在掉电模式下，
SMBus信号SDATA和SCLK必须为三态。当道
下来，该设备将保留所有SMBUS编程信息。
确认
字节数
（无关）
确认
BYTE 0
（有效）
确认
字节n
（有效）
确认
条件
180度相移
3V66线索
2线SMBus控制接口
2线控制接口实现读/写的奴隶
只有根据SMBus规范接口。 （参阅图
5
下文）。该装置可被读回用标准
SMBUS命令字节。子寻址不支持，
因此前面所有字节必须以改变一个要发送
的控制字节。 2线控制接口允许各
时钟输出可单独使能或禁用。 100千位/秒
支持（标准模式）的数据传输。
在正常的数据传输时， SDATA信号仅改变
当SCLK信号为低，并且是稳定的，当SCLK为高。
有两个例外。高向低过渡
SDATA在SCLK为高时，用于指示数据的开始
传输周期。低到高SDATA过渡，同时SCLK
发送
接受
数据
最高位
最低位
确认
1
1
0
1
0
0
1
0
命令字节
（无关）
CLK
启动条件
8
8
8
8
停止条件
图5a （写周期）
发送
ACK字节数
确认
（有效）
（有效）
BYTE 0
确认
（有效）
BYTE1
确认
字节n
确认
（有效）
接收地
数据
1
1
0
1
0
0
1
1
最高位
最低位
CLK
启动条件
8
8
8
8
停止条件
图5b （读周期）
图5. SMBus的通信波形
文件编号： 38-07303牧师**
第18页第7
CYPRESS [ CYPRESS SEMICONDUCTOR ]
