Delta39K ™ ISR ™
CPLD系列
图中的设备，无需更改设计的原因
在大多数情况下，引出线或定时的变化。赛普拉斯ISR
功能是通过JTAG兼容的串行执行
界面。数据移入和移出通过TDI和TDO
分别引脚。卓越的可布线性，单纯的计时，而
ISR允许用户更改现有的逻辑设计，同时simul-
taneously固定的引脚分配和维护系统
性能。
整个系列采用JTAG的ISR和边界扫描，
并与PCI本地总线规范兼容，
符合电气和时序要求。该Delta39K
系列还具有用户可编程总线保持和转换
速率控制能力上的每个I / O引脚。
AnyVolt接口
所有Delta39KV器件具有一个片上稳压器，
接受3.3V或2.5V的V
CC
电源引脚，它降压
在内部1.8V时，电压电平的核心操作所处的。
随着Delta39K的AnyVolt技术， I / O引脚可以
连接到无论是1.8V ， 2.5V ， 3.3V或。所有Delta39K设备
是3.3V容忍不管V的
CCIO
或V
CC
设置。
表1中。
设备
39KV
V
CC
3.3V或2.5V
V
CCIO
3.3V或2.5V或1.8V或1.5V
[5]
全球路由描述
该Delta39K的路由体系结构是由
水平和垂直（ H和V ）的布线通道。这些
布线通道允许从每个Delta39K的信号
架构组件，以相互通信。在
除了水平和垂直路由通道
互连I / O组，通道内存块和逻辑
块集群，每个LBC包含一个可编程接口
连接Matrix （PIM ™ ），它被用来路由信号
之间的逻辑块和群集存储器块。
图2
是的布线通道的框图
在Delta39K架构中的接口。在LBC正是
同为Delta39K CPLD系列的每一个成员。
逻辑块簇（ LBC ）
该Delta39K体系结构由多个逻辑块
群集，其中每一个有八个逻辑块（ LB ）和两个
通过可编程接口连接集群的内存块
连接矩阵（PIM ），如图
网络连接gure 3 。
每个集群
存储器块由8 Kbit的单端口RAM，这是
可配置为同步或异步的。集群
存储器块可以与其他簇存储器进行级联
相同的LBC内的块以及其他LBCs到
实现更大的存储功能。如果群集存储块
没有特别的设计， Cypress的利用
经
软件可以自动使用它来实现大块
逻辑。
通过水平和垂直都LBCs接口相互
布线通道。
I / O模块
LB
LB
LB
LB
簇
内存
块
LB
72
LB
簇
PIM
64
LB
LB
簇
内存
块
通道
内存
块
通道内存
输出驱动器
中的专用磁道
水平和垂直
布线通道
72
I / O模块
64
H-到-V
PIM
V-到-H的
PIM
从I / O单元的输入引脚
行驶在专用轨道
水平和垂直路由
频道
图2. Delta39K路由接口
注意：
5.对于仅HSTL 。
文件编号： 38-03039牧师* H
第86 4
CYPRESS [ CYPRESS SEMICONDUCTOR ]
