欢迎访问ic37.com |
会员登录 免费注册
发布采购

7C1359A-150 参数 Datasheet PDF下载

7C1359A-150图片预览
型号: 7C1359A-150
PDF下载: 下载PDF文件 查看货源
内容描述: 256K ×18的同步流水线高速缓存RAM标签 [256K x 18 Synchronous-Pipelined Cache Tag RAM]
分类和应用:
文件页数/大小: 24 页 / 234 K
品牌: CYPRESS [ CYPRESS ]
 浏览型号7C1359A-150的Datasheet PDF文件第16页浏览型号7C1359A-150的Datasheet PDF文件第17页浏览型号7C1359A-150的Datasheet PDF文件第18页浏览型号7C1359A-150的Datasheet PDF文件第19页浏览型号7C1359A-150的Datasheet PDF文件第20页浏览型号7C1359A-150的Datasheet PDF文件第22页浏览型号7C1359A-150的Datasheet PDF文件第23页浏览型号7C1359A-150的Datasheet PDF文件第24页  
CY7C1359A/GVT71256T18  
Switching Waveforms (continued)  
Read/Write Timing without Burst Feature[32, 34, 35]  
tKH  
tKC  
tKL  
CLK  
tS  
ADDRESS  
WE#  
A2  
A3  
A4  
A5  
A6  
A7  
A8  
A1  
tH  
CE#  
DEN#  
OE#  
tOEQ  
tOEHZ  
tKQHZ  
tOELZ  
tKQLZ  
tKQX  
tKQ  
Q(A1)  
Q(A2)  
Q(A3)  
Q(A4)  
D(A5)  
D(A6)  
D(A7)  
D(A8)  
DQ  
Reads  
Writes  
Notes:  
34. In this timing diagram, it is assumed that burst feature is not used and therefore ADSP is tied to HIGH (VCC) and ADSC is tied to LOW (VSS). The logic state  
of ADV is a Dont Care.  
35. In this timing diagram, it is assumed that WE = [BWE + WEL*WEH]*GW.  
Document #: 38-05120 Rev. **  
Page 21 of 24  
 复制成功!