欢迎访问ic37.com |
会员登录 免费注册
发布采购

CS5361-KZZ 参数 Datasheet PDF下载

CS5361-KZZ图片预览
型号: CS5361-KZZ
PDF下载: 下载PDF文件 查看货源
内容描述: 114分贝192千赫,多比特音频A / D转换器 [114 dB, 192 kHz, Multi-Bit Audio A/D Converter]
分类和应用: 转换器模数转换器光电二极管
文件页数/大小: 23 页 / 447 K
品牌: CIRRUS [ CIRRUS LOGIC ]
 浏览型号CS5361-KZZ的Datasheet PDF文件第7页浏览型号CS5361-KZZ的Datasheet PDF文件第8页浏览型号CS5361-KZZ的Datasheet PDF文件第9页浏览型号CS5361-KZZ的Datasheet PDF文件第10页浏览型号CS5361-KZZ的Datasheet PDF文件第12页浏览型号CS5361-KZZ的Datasheet PDF文件第13页浏览型号CS5361-KZZ的Datasheet PDF文件第14页浏览型号CS5361-KZZ的Datasheet PDF文件第15页  
CS5361  
SWITCHING CHARACTERISTICS - SERIAL AUDIO PORT  
Logic “0” = GND = 0 V; Logic “1” = VL, C = 20 pF  
L
Parameter  
Symbol  
Min  
Typ  
Max  
Unit  
Output Sample Rate  
Single Speed Mode  
Double Speed Mode  
Quad Speed Mode  
Fs  
Fs  
Fs  
2
50  
100  
-
-
-
51  
102  
204  
kHz  
kHz  
kHz  
t
16/f  
-
-
-
-
s
s
OVFL to LRCK edge setup time  
OVFL to LRCK edge hold time  
setup  
sclk  
t
1/f  
hold  
sclk  
OVFL time-out on overrange condition  
Fs = 44.1, 88.2, 176.4 kHz  
Fs = 48, 96, 192 kHz  
-
-
740  
680  
-
-
ms  
ms  
MCLK Specifications  
MCLK Period  
t
t
38  
-
1953  
60  
ns  
%
clkw  
MCLK Pulse Duty Cycle  
Master Mode  
40  
50  
SCLK falling to LRCK  
SCLK falling to SDOUT valid  
SCLK Duty Cycle  
-20  
0
-
-
20  
32  
-
ns  
ns  
%
mslr  
t
sdo  
-
50  
Slave Mode  
Single Speed  
Output Sample Rate  
LRCK Duty Cycle  
Fs  
2
40  
153  
45  
-
-
50  
-
51  
60  
-
kHz  
%
SCLK Period  
t
ns  
%
sclkw  
SCLK Duty Cycle  
50  
-
55  
32  
20  
SCLK falling to SDOUT valid  
SCLK falling to LRCK edge  
Double Speed  
t
ns  
ns  
dss  
t
-20  
-
slrd  
Output Sample Rate  
LRCK Duty Cycle  
Fs  
50  
40  
153  
45  
-
-
50  
-
102  
60  
-
kHz  
%
SCLK Period  
t
ns  
%
sclkw  
SCLK Duty Cycle  
50  
-
55  
32  
20  
SCLK falling to SDOUT valid  
SCLK falling to LRCK edge  
Quad Speed  
t
ns  
ns  
dss  
t
-20  
-
slrd  
Output Sample Rate  
LRCK Duty Cycle  
Fs  
100  
40  
77  
45  
-
-
50  
-
204  
60  
-
kHz  
%
SCLK Period  
t
ns  
%
sclkw  
SCLK Duty Cycle  
50  
-
55  
32  
3
SCLK falling to SDOUT valid  
SCLK falling to LRCK edge  
t
ns  
ns  
dss  
t
-8  
-
slrd  
DS467F2  
11  
 复制成功!