CS51312
应用信息：继续
自适应的FET非重叠
该CS51312电路来防止同时
导都高，低压侧的NFET的。这是
要防止效率降低“直通”
电流从输入电压流至地
通过这两个的NFET 。之前的任一门（H）或
GATE （ L）驱动为高电平，其他的门必须达到其低
状态。由于GATE上升和下降时间随负载此，
结果中的可变延迟从关断开始，直到
的导通的开始（参见图11） 。
规格为输出电容ESR的
（等效串联电阻）和ESL （等效串联
电感） 。为了获得最佳的瞬态响应，组合
低价值/高频放置在靠近大容量电容器
负载是必需的。
为了确定输出电容的数量
在负载跳变最大允许电压瞬变
已被指定。输出电容必须持有
因为电感电流这些限制范围内的输出电压
可以与所要求的压摆率变化。输出
因此，电容必须有一个非常低的ESL和ESR 。
负载电流的瞬态过程中的电压变化是：
∆V
OUT
=
∆I
OUT
×
(
t
TR
ESL
+电渣重熔+
,
C
OUT
∆t
)
图11 ： FET自适应非重叠（为100ns / DIV ） 。
通道1 - GATE （H ） （ 5V / DIV ）
通道2 - GATE （ L） （ 5V / DIV ）
通道3 - 电感开关节点（ 10V / DIV ）
CS51312为基础的V
CC （核心）
降压稳压器设计程序
第1步：在设计规范中定义
输出电压容差可以受任何或所有
：由于以下原因
1 ）降压稳压器的输出电压给定值的准确性;
2 ）输出电压的变化，由于放电或充电
的负载电流中的大部分耦电容
短暂的;
由于3）输出电压的变化来对所述的ESR和ESL
散装和高频去耦电容，电路
走线和过孔;
4）的输出电压纹波和噪声。
预算编制公差留给设计师谁必须
考虑到上述所有的效果，并提供了一个
输出电压，将符合规定的公差在
负载。
设计师还必须确保监管康波
新界东北温度保持制造商的光谱范围内
后指定等级在满负荷和最高环境温度
真实存在。
步骤2 ：选择的输出电容器
这些组件必须选择并小心放置
得到最佳结果。电容器应选择亲
韦迪接受的纹波稳压器的输出电压。关键
10
哪里
∆I
OUT
/
∆t
=负载电流转换率;
∆I
OUT
=负载瞬态;
∆t
=负载瞬态持续时间;
ESL =最大允许ESL包括电容，
电路走线和过孔;
ESR =允许的最大ESR包括电容器和
电路走线;
t
TR
=输出电压的瞬态响应时间。
设计师具有独立分配的值
变化引起的输出电压ESR ，ESL和输出
电容放电或充电。经验数据表明
大部分的输出电压的变化（下垂或穗
根据负载电流转变）导致从
总输出电容的ESR 。
最大允许的ESR然后可以确定
根据下式
ESR
最大
=
∆V
ESR
,
∆I
OUT
哪里
∆V
ESR
=变化引起的输出电压ESR
（由设计者指定） 。
一旦最大允许的ESR被确定， num-
输出电容器的误码率可以通过使用算式求得
电容器的数目=
ESR
帽
,
ESR
最大
哪里
ESR
帽
=每个电容的最大ESR（在MAN-规定
造商的数据表） ;
ESR
最大
=最大允许ESR 。
然后由于ESR的实际输出电压偏差可
验证和比较，通过设计 - 分配值
ER ：
∆V
ESR
=
∆I
OUT
×
ESR
最大
类似地，最大允许的ESL由下式计算
下式：
ESL
最大
=
∆V
ESL
×
∆t
∆I
,
CHERRY [ CHERRY SEMICONDUCTOR CORPORATION ]
