数据表
与该变压器的带宽是适当的。
的带宽应该超过的采样率
ADC级10的至少一个因素同样重要的是，以
保持差分ADC输入之间的相位失配
小为好HD2性能。这种类型的变压器
耦合的输入是用于高频的优选构
昆西信号作为最差动放大器没有
足够的性能在高频率。磁
变压器和PCB走线之间的耦合可能
影响信道串扰，而且必须因此被纳入
在PCB布局考虑。
如果输入信号行驶很长的物理距离
从信号源到所述变压器（例如一
长的电缆） ，回扣从ADC还将前往沿
这个距离。如果这些回扣不终止prop-
erly源侧，它们被反射，并且将添加到
该输入信号在ADC输入。这可以减少
ADC性能。为了避免这种影响，源必须
有效地终止ADC回扣，或旅游
距离应很短。如果这个问题不能
避免的，该电路在图6中都可以使用。
请注意，从睡眠模式和省电的启动时间
模式会受这种滤波器作为所需要的时间
到串联电容器充电是依赖于过滤器
截止频率。
如果输入信号有一个长的行驶距离，并且
回扣从ADC没有得到有效的终止
在信号源，图6罐的输入网络
被使用。的结构被设计，以衰减
从ADC回扣和提供一种输入阻抗
看起来尽可能呈现阻性频率低于
奈奎斯特。该系列电感值将取决于然而，
在电路板设计和转化率。在某些情况下
旁路电容器并联的端接电阻器
（例如33pF的）可能会提高ADC的性能更进一步。这
电容器衰减反冲ADC的更多，并且
最小化的能量传向源。然而
以往，阻抗匹配看到到变压器会
变得更糟。
CDK2307
双通道， 20/40/ 65 / 80MSPS ， 12月13日位模拟数字转换器
1:1
120nH
33
33
R
T
47
可选
R
T
68
120nH
220
pF
33
33
图4.变压器耦合输入
图5示出了使用电容器的交流耦合。电阻器
从CM_EXT输出， RCM ，应采用以偏压
差分输入信号，以正确的电压。该系列产品
电容器， Cl，形成高通极与这些电阻器，
和的值，因此必须确定基于
的要求的高通截止频率。
图6.备用输入网络
输入时钟和抖动注意事项
典型的高速ADC利用两个时钟边沿产生
内部定时信号。在CDK2307只上升
在时钟的边缘被使用。因此，输入时钟占空比
在20％和80 ％是可以接受的。
输入时钟可以以多种格式提供。
时钟引脚被内部交流耦合，并且因此
宽共模电压范围内被接受。 Differ-
无穷区间的时钟源，如LVDS ， LVPECL或差分
正弦波可以直接连接到输入引脚。
对于CMOS输入， CLKN引脚应连接到
地面上，并在CMOS时钟信号应该连接
到CLKP 。对于差分正弦波时钟输入的扩增
突地必须至少为± 800mV的
pp
.
www.cadeka.com
冯2B
pF
图5.交流耦合输入
©2009 CADEKA微电路有限责任公司
12
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
