DRAM
奥斯汀半导体公司
DRAM存取（续）
逻辑高电平， WE \\使然阅读模式，而逻辑
低电平WE \\使然写模式。在写周期，
数据输入（ D）是由WE或CAS \\ （ CASL \\下降沿锁存
或现金\\ ） ，以先到为准过去。早期的写操作
当我们采取低之前，无论是CAS \\下降。一晚
写或读 - 修改 - 写操作发生，当我们跌倒后
CAS \\ （ CASL \\或现金\\ ）被拉低。在早期写
周期中，数据输出（Q ），将保持高阻抗，而不管
的OE \\状态。在后写入或读 - 修改 -
写周期， OE \\必须采取HIGH禁用数据
之前应用的输入数据输出。如果后写入或
读 - 修改 - 写操作试图在保持OE \\低，
不会发生写，和数据输出将驱动读数据
从所访问的位置。
此外，这两个字节是活动的。一个CAS \\预充电
之前必须改变操作模式来满足BE-
补间的上下字节。例如，早
写一个字节，另一字节后写入是
AS4LC4M16
在同一周期期间不允许的。然而，早期的写
在一个字节和在其他字节后写入，后一个CAS \\
预充电已经满足，是允许的。
EDO页模式
DRAM读周期历来转向输出
缓冲器断（高阻）与CAS \\上升沿。如果CAS \\去
高和OE \\为低电平（有效）时，输出缓冲器将是
禁用。在64MB EDO DRAM提供网页加速
中国科学院\\ HIGH模式循环，消除输出禁用。
此选项被称为EDO ，它允许CAS \\预充电时间
(t
CP
）发生不输出数据将无效（请参阅read
和EDO -PAGE -MODE读波形） 。
EDO的运作就像任何DRAM读或快PAGE-
模式读取，除非数据被认为有效后， CAS \\变为高电平，
只要RAS \\和OE \\保持低电平和WE \\保持高电平。
OE \\可带来低或高，而CAS \\和RAS \\是
低，并且的DQ将有效数据和High-之间转换
Z的使用OE \\ ，有两种方法来禁用输出和
图2 ：字和字节读示例
AS4LC4M16
1.0版7/02
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
4
AUSTIN [ AUSTIN SEMICONDUCTOR ]
