的XPressArray -II
0.15
m
米结构化ASIC
VCC
VCC/2
数据表
外
终止
R = ž
0
或Z
0
/2
R = ž
0
R = ž
0
R=2Z
0
VCC
VCC
国内
终止
R = ž
0
或Z
0
/2
R = ž
0
R=2Z
0
R=2Z
0
系列
终止
并行
终止
分裂
并行
图5 :数字控制阻抗终结的方式
6.0存储器说明
在的XPressArray - II架构支持丰富的嵌入式
RAM块,以及从所构建的分布式RAM
结构化ASIC逻辑结构。
所述的XPressArray -Ⅱ 18K嵌入式双端口存储器块
提供简易替换功能的FPGA的回忆。
每个存储是独立的端口配置为512x36 ,
1024x18 , 2048x9 , 4096x4 , 8192x2以及16384x1所示
表4.这完全同步的存储器支持前阅读
写,写之前,读,写不读操作
模式。的XPressArray - II的嵌入式RAM块可
配置为单端口( 1RW ) , 2端口( 1R1W )或真双
端口( 2RW ) 。每个RAM位为initializable由已故的金属面具
选项。
在的XPressArray - II逻辑结构是专为
支持分布式存储器来取代FPGA的回忆
从LUT的创建。预先设计的分布式记忆
的范围内,通过32×32从16X1大小,可以在2端口
( 1R1W )的配置示于表5。其他尺寸
和配置,如2-读,1-写( 2R1W )
配置也可以构成。完全同步
和同步读写,异步读取模式
可用。像块RAM ,每个位是initializable由已故
金属掩膜选项。
AMI半导体公司
- 初步
www.amis.com
6