3–4
第3章： JTAG和在系统可编程
在系统可编程
图3-1 。
MAX II并行闪存加载程序
MAX II器件
FL灰
存储设备
DQ[7..0]
A[20..0]
OE
WE
CE
RY / BY
TDO_U
TDI_U
TMS_U
TCK_U
SHIFT_U
CLKDR_U
UPDATE_U
RUNIDLE_U
USER1_U
DQ[7..0]
A[20..0]
OE
WE
CE
RY / BY
并行
闪存加载器
CON组fi guration
逻辑
(1), (2)
Altera的FPGA
CONF_DONE
的nSTATUS
的nCE
TDI
TMS
TCK
DATA0
送到nCONFIG
DCLK
TDO
注释
（ 1 ）此块位于Les实施。
（2 ）此函数被支承在Quartus II软件。
在系统可编程
MAX II器件可以在系统通过工业标准的4针IEEE编程
标准。 1149.1 （ JTAG）接口。在系统可编程（ISP ）提供了快速，高效的
在设计开发和调试周期迭代。的逻辑，电路，和
在MAX II架构的互连配置了基于Flash的SRAM
配置元件。这些SRAM单元需要的配置数据是
加载的每个器件上电时间。加载SRAM数据的处理是
所谓的配置。片上配置的闪存（ CFM）的块存储
的SRAM单元的配置数据。在CFM块存储设计的配置
图案中的可再编程闪存阵列。在ISP的MAX II JTAG和ISP
电路方案的设计模式进入CFM块的非易失性闪存阵列。
在MAX II JTAG和ISP控制器内部产生的高编程
编程CFM细胞所需的电压，从而可以在系统编程
任何建议的操作的外部电源电压（即， 3.3伏/ 2.5 V或
1.8 V的MAX IIG和MAX IIZ器件） 。 ISP可以随时随地后进行
V
CCINT
和所有V
CCIO
银行已经全面供电，设备已完成
配置上电时间。默认情况下，在系统内编程的I / O
引脚三态和弱上拉至V
CCIO
消除板冲突。在 -
系统编程钳和实时ISP功能，允许I / O状态的用户控制
或ISP中的行为。
欲了解更多信息，请参阅
和
这些器件还提供了一个
ISP_Done
位是在 - 时提供安全操作
系统编程中断。这
ISP_Done
位，这是最后的位
编程，防止所有的I / O引脚的驱动，直到该位被编程。
ALTERA [ ALTERA CORPORATION ]
