第3章： JTAG和在系统可编程
在系统可编程
3–5
IEEE 1532的支持
JTAG电路和ISP指令MAX II器件设置为兼容IEEE
1532年至2002年的编程规范。这提供了行业标准的硬件和
软件在系统编程中多个厂商的可编程逻辑
在一个JTAG链器件（PLD ） 。
在MAX II 1532 BSDL文件将被释放时，就可以在Altera网站。
果酱标准测试和编程语言（ STAPL ）
果酱STAPL JEDEC标准JESD71 ，可用于编程MAX II器件
用在线测试仪，电脑，还是嵌入式处理器。果酱字节码也
支持MAX II器件。这些软件编程协议提供
编程MAX II器件紧凑的嵌入式解决方案。
f
欲了解更多信息，请参阅
在章
MAX II器件手册。
编程序列
在系统内编程， 1532的指令，地址和数据被移位
进入通过MAX II器件
TDI
输入引脚。数据被移出穿过
TDO
输出引脚和比较，对预期的数据。编程模式进入
设备需要以下六大ISP的步骤。一个一个独立的核查
编程模式仅涉及阶段1,2 ，5和6，这些步骤是自动
由第三方程序员， Quartus II软件，或果酱STAPL和执行
Jam字节代码的玩家。
1.
输入ISP-的
进入ISP阶段顺利地保证了从该I / O引脚转换
用户模式下ISP模式。
2.
检查ID-前
任何程序或验证的过程中，硅ID被检查。该
相比于整体阅读本芯片ID所需的时间比较少
编程时间。
3.
扇区擦除，擦除
该设备在系统包括在指令移位到
擦除装置和施加擦除脉冲（多个） 。擦除脉冲是自动
由等候在运行/测试/空闲状态为指定擦除内部产生
脉冲500毫秒的CFM块和500毫秒的时间为UFM的每个扇区
块。
4.
程序编程
该设备在系统涉及移动中的地址，
数据和程序指令，并生成节目脉冲来编程
闪存单元。该方案脉冲自动等待内部产生
运行/测试/空闲状态75微秒的指定的程序脉冲时间。这个过程
重复的CFM与UFM块，每个地址。
5.
验证 - 验证
MAX II器件的系统内涉及转移的地址，
应用验证的指令，以产生读出脉冲，并移出数据
进行比较。这个过程被重复用于每CFM与UFM地址。
6.
退出ISP安
退出ISP阶段确保从ISP的I / O引脚平稳过渡
模式到用户模式。
ALTERA [ ALTERA CORPORATION ]
