1–16
第1章：的Cyclone III器件数据表
开关特性
表1-20 。 Cyclone III器件的PLL产品规格
(1)
符号
f
SCANCLK
注释
（ 2/2 ）
参数
民
—
典型值
—
最大
100
单位
兆赫
SCANCLK
频率
(1) V
CCD_PLL
应始终连接到V
CCINT
通过去耦电容和铁氧体磁珠。
（2）该参数在Quartus II软件由I / O的最大次数的限制。的最大的I / O频率是为每个I / O标准的不同。
（ 3） V
CO
频率报告的编制报告的PLL摘要部分的Quartus II软件考虑了V
CO
后级
计数器K值。因此，如果计数器k为2的值，报告频率可以比的F下
VCO
特定连接的阳离子。
（ 4 ）高输入抖动直接影响PLL输出抖动。具有低的PLL输出时钟抖动，则必须提供一个干净的时钟源，小于200 ps的。
（5）峰 - 峰抖动为10的概率水平
–12
（14西格玛， 99.99999999974404 ％置信水平） 。输出抖动规范适用于本征
抖动的锁相环中，当30ps的输入抖动施加的。
（6 ）用100兆赫
SCANCLK
频率。
嵌入式乘法器规格
介绍了嵌入式乘法器规范Cyclone III器件。
表1-21 。 Cyclone III器件的嵌入式乘法器规格
使用资源
模式
乘法器的数量
9× 9位
倍增器
18× 18位
倍增器
1
1
C6
340
287
C7 ， I7 ， A7
300
250
C8
260
200
兆赫
兆赫
性能
单位
内存模块规范
介绍了Cyclone III器件的M9K存储器模块规格。
表1-22 。 Cyclone III器件的内存模块性能指标
使用资源
内存
FIFO 256 × 36
M9K座
单口256 × 36
简单双端口256 × 36 CLK
真正的双端口512 × 18单CLK
模式
LES
47
0
0
0
M9K
内存
1
1
1
1
C6
315
315
315
315
性能
C7 ， I7 ， A7
274
274
274
274
C8
238
238
238
238
单位
兆赫
兆赫
兆赫
兆赫
配置和JTAG规格
列出配置模式规范Cyclone III器件。
表1-23 。 Cyclone III器件的配置模式的规格
编程模式
被动串行（ PS ）
快速被动并行（ FPP ）
注意
（ 1 ） EP3C40和更小的密度会员支持133 MHz的。
DCLK ˚F
最大
133
100
单位
兆赫
兆赫
2012年7月Altera公司
ALTERA [ ALTERA CORPORATION ]
