第3章:内存块中的Cyclone III器件系列
概观
3–3
控制信号的
时钟使能控制信号控制进入输入和输出的时钟
寄存器和整个M9K存储器块。这个信号禁用,使得时钟的
M9K存储器模块没有看到任何时钟边沿和不执行任何
操作。
该
RDEN
和
雷恩
控制信号控制读写操作每个端口
M9K的内存块。您可以禁用
RDEN
or
雷恩
信号独立地
节省功率每当不需要的操作。
显示了寄存器时钟,明确和控制信号在实施
Cyclone III器件系列的M9K内存块。
图3-1 。 M9K控制信号选择
专用
LAB行
钟
6
当地
互联
clock_b
clocken_b
rden_a
rden_b
wren_a
wren_b
aclr_a
aclr_b
addressstall_b
byteena_b
clock_a
clocken_a
addressstall_a
byteena_a
奇偶校验位支持
奇偶校验错误检测是可能的奇偶校验位连同内部
逻辑资源。 Cyclone III器件系列M9K存储器模块支持奇偶校验
位每个存储字节。可以使用该位,可以是奇偶校验位或附加
数据位。实际上在此位进行无奇偶校验功能。
2011年12月
Altera公司。
的Cyclone III器件手册
第1卷