第2章：在Cyclone III器件系列逻辑单元和逻辑阵列模块
文档修订历史记录
2–7
示出了LAB控制信号生成电路。
图2-6 。的Cyclone III器件系列LAB范围的控制信号
专用
LAB行
钟
当地
互联
当地
互联
当地
互联
当地
互联
labclkena1
labclkena2
labclr1
SYNCLR
6
labclk1
labclk2
SYNCLOAD
labclr2
LAB宽信号控制的寄存器清零信号的逻辑。勒直接
支持异步清零功能。每个LAB支持多达两个异步
明确的信号（ labclr1和
labclr2).
实验室范围内的异步加载信号来控制逻辑的预设信号
寄存器不可用。该寄存器预设实现与推背非门
技术。 Cyclone III器件系列仅支持两种预设或
异步明确信号。
除了明确的端口， Cyclone III器件系列提供芯片全复位
销（ DEV_CLRn ）用于复位所有寄存器中的设备。在编译之前设置一个选项
在Quartus II软件控制该引脚。该芯片全复位覆盖所有其他
控制信号。
文档修订历史记录
列出的修订历史本文件。
表2-1 。文档修订历史（ 2个第1部分）
日期
2011年12月
2009年12月
2009年7月
VERSION
2.3
2.2
2.1
轻微的文字编辑。
小的改动的文本。
小修改的超链接。
更新，包括的Cyclone III LS信息
■
变化
更新章节部件号。
更新了“引言”第2-1页。
更新了图2-1第2-2页的图2-4 2-5页。
更新了“ LAB控制信号” 2-6页。
2009年6月
2.0
■
■
■
2008年10月
1.2
更新了一章新的模板。
2011年12月
Altera公司。
的Cyclone III器件手册
第1卷
ALTERA [ ALTERA CORPORATION ]
