9–48
第9章：在Cyclone III器件系列配置，设计安全和远程系统升级
配置特性
表9-14 。对Cyclone III器件系列FPP时序参数
符号
t
CD2CU
t
CD2UMC
参数
CONF_DONE
高
CLKUSR
启用
CONF_DONE
高与用户模式
CLKUSR
期权
（ 2/2 ）
最低
4 ×最大
DCLK
期
t
CD2CU
+ （初始化时钟
周期×
CLKUSR
期）
最大
—
—
单位
—
—
注释
（ 1 ）此值适用，如果用户不通过延长不耽误配置
送到nCONFIG
or
的nSTATUS
低脉冲宽度。
（ 2）最小和最大数目，如果内部振荡器被选作时钟源用于启动装置才适用。
（ 3 ）的Cyclone III EP3C5 ， EP3C10 ， EP3C16 ， EP3C25和EP3C40器件支持
DCLK
f
最大
为133 MHz 。的Cyclone III EP3C55 ， EP3C80 ， EP3C120和
所有的Cyclone III LS器件支持
DCLK
f
最大
的100兆赫。
（ 4 ）有关的Cyclone III器件系列所需的初始化时钟周期的详细信息，请参阅
JTAG配置
JTAG开发了一个规范的边界扫描测试。这个边界扫描
测试（ BST ）架构提供了有效地测试PCB上元器件的能力
紧引线间距。该BST架构可以测试引脚连接，而无需使用
物理测试探针和捕获功能数据，同时设备运行正常。
还可以使用JTAG电路来配置数据转移到该设备。该
Quartus II软件自动生成
.sofs
即用于JTAG
配置在Quartus II软件编程下载电缆。
f
有关JTAG边界扫描测试的详细信息，请参阅
篇章。
对于Cyclone III器件， JTAG指令优先于任何其他设备
配置模式。因此， JTAG配置可以在不等待
其他配置模式来完成。例如，如果你尝试JTAG
一个的Cyclone III器件的PS配置过程中的配置，配置PS
终止和JTAG配置开始。如果Cyclone III器件MSEL引脚设置
到AS模式， Cyclone III器件不输出
DCLK
当信号JTAG
配置发生。
1
对Cyclone III LS器件， JTAG编程被禁止，如果设备是
使用PS或AS模式已配置。 POR后，的Cyclone III LS器件
只允许强制性的JTAG 1149.1指令（ BYPASS ，
SAMPLE / RELOAD ， EXTEST ，
和
工厂） 。
欲了解更多信息，请参阅
需要的这四个引脚的器件在JTAG模式下运行的
TDI ， TDO ， TMS ，
和
TCK 。
该
TCK
引脚具有一个内部弱下拉电阻，而
TDI
和
TMS
引脚有
内部弱上拉电阻（通常为25kΩ ） 。该
TDO
输出引脚由供电
V
CCIO
在I / O组1.所有JTAG输入引脚通过V供电
CCIO
引脚。所有
JTAG管脚仅支持LVTTL IO标准。所有的用户I / O引脚在三态
JTAG配置。
列出每个JTAG引脚的功能。
1
该
TDO
输出由V供电
CCIO
I / O的银行1供电。
的Cyclone III器件手册
第1卷
2012年8月Altera公司
ALTERA [ ALTERA CORPORATION ]
