第9章：在Cyclone III器件系列配置，设计安全和远程系统升级
配置特性
9–47
FPP配置时序
示出了用于FPP配置的时序波形时使用
外部主机。
图9-23 。 FPP配置时序波形
t
CF2ST1
t
CFG
送到nCONFIG
的nSTATUS
(2)
CONF_DONE
(3)
t
CF2CD
t
CF2CK
t
状态
t
CF2ST0
t
t
ST2CK
CLK
t
CH
t
CL
DCLK
t
DH
(4)
2字节
BYTE 3
字节
n-1
DATA[7..0]
BYTE 0
1个字节
字节
n
(5)
用户模式
用户模式
t
DSU
用户I / O三态
同
内部上拉电阻
INIT_DONE
t
CD2UM
注释
（1）该波形的开头示出了设备中的用户模式。在用户模式下，
送到nCONFIG ，的nSTATUS ，
和
CONF_DONE
处于逻辑高电平。当
送到nCONFIG
被拉低时，重新配置周期开始。
（ 2 ）上电后， Cyclone III器件家族持有
的nSTATUS
在低POR延时。
（ 3 ）上电后，之前和配置过程中，
CONF_DONE
是低的。
（ 4 ）不要离开
DCLK
配置后的浮动。它必须被驱动为高或低，无论哪个更方便。
(5)
DATA[7..0]
可作为用户I /配置后O引脚;销的状态取决于两用销
设置。
列出了FPP配置时序参数的Cyclone III器件系列。
表9-14 。对Cyclone III器件系列FPP时序参数
符号
t
CF2CD
t
CF2ST0
t
CFG
t
状态
t
CF2ST1
t
CF2CK
t
ST2CK
t
DSU
t
DH
t
CH
t
CL
t
CLK
f
最大
t
CD2UM
参数
送到nCONFIG
低
CONF_DONE
低
送到nCONFIG
低
的nSTATUS
低
送到nCONFIG
低脉冲宽度
的nSTATUS
低脉冲宽度
送到nCONFIG
高
的nSTATUS
高
送到nCONFIG
高先上升沿
DCLK
的nSTATUS
高先上升边缘
DCLK
数据
之前建立时间上升沿
DCLK
数据
上升沿后保持时间
DCLK
DCLK
高时间
DCLK
低电平时间
DCLK
期
DCLK
频率
CONF_DONE
高到用户模式
（第2部1 ）
最低
—
—
500
45
—
230
2
5
0
3.2
3.2
7.5
—
300
最大
500
500
—
230
230
—
—
—
—
—
—
—
100
单位
ns
ns
ns
s
s
s
s
ns
ns
ns
ns
ns
兆赫
s
650
2012年8月
Altera公司。
的Cyclone III器件手册
第1卷
ALTERA [ ALTERA CORPORATION ]
