第8章：在Cyclone III器件系列外部存储器接口
的Cyclone III器件系列存储器接口功能
8–13
f
有关的Cyclone III器件系列IOE寄存器的更多信息，请参阅
篇章。
显示了第二输出使能寄存器扩展
的DQ
在写操作期间由半个时钟周期的高阻抗状态。
图8-6 。扩展OE禁用了一半时钟周期的写事务
系统时钟
（ outclock用于DQS ）
OE的DQS
（从逻辑阵列）
的DQ
写时钟
（ outclock的DQ ，
-90
o
相移
从系统时钟）
datain_h
（从逻辑阵列）
datain_I
（从逻辑阵列）
OE为DQ
（从逻辑阵列）
DQ
D0
D1
D2
D3
90
o
延迟
by
半
时钟
周期
前言
后记
D0
D2
D1
D3
注意
（1）波形反映了软件仿真结果。该
OE
信号是在设备上的有源低。然而， Quartus II软件工具
该信号为高电平有效，并自动添加一个逆变器的A之前
OE
注册D输入。
十月
的Cyclone III器件系列支持校准片串联终端（R
S
华侨城）在
垂直和水平的I / O插槽。要使用校准OCT ，您必须使用
RUP和RDN引脚每个R
S
OCT控制块（一个用于每一边）。您可以使用
每个OCT校准模块校准一种类型的终止具有相同V
CCIO
对于给定的一面。
f
有关的Cyclone III器件系列OCT校准模块的更多信息，请参阅
该
篇章。
PLL
当与外部存储器接口，PLL被用于产生存储器
系统时钟，写时钟，捕获时钟和逻辑核心时钟。该系统
时钟产生
的DQ
写信号，命令和地址。写时钟
从系统时钟偏移-90° ，并生成
DQ
在写信号。你
可以使用PLL重配置功能来校准读捕捉相移
平衡建立和保持利润率。
2012年7月
Altera公司。
的Cyclone III器件手册
第1卷
ALTERA [ ALTERA CORPORATION ]
